一种电压生成电路及存储器制造技术

本公开实施例涉及半导体电路设计领域，提供一种电压生成电路及存储器，其中，电压生成电路包括：延时模块，被配置为，接收第一控制信号，第一控制信号包括交替出现的第一电平状态、第二电平状态以及由第一电平状态跳变为第二电平状态的变化沿，延时模块以预设时长延时变化沿，以生成第二控制信号；驱动模块，被配置为，接收第二控制信号，并响应于第二控制信号，生成并输出第三控制信号；开关模块，连接在电源节点以及输出节点之间，被配置为，接收第三控制信号，并响应于第三控制信号导通或截止电源节点与输出节点之间的传输路径。可以减少驱动模块消耗的电流。动模块消耗的电流。动模块消耗的电流。

【技术实现步骤摘要】
一种电压生成电路及存储器


[0001]本公开实施例涉及半导体电路设计领域，特别涉及一种电压生成电路及存储器。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，DRAM)由于其存储密度高、传输速度快等特点，广泛应用于现代电子系统中。随着半导体技术的发展，DRAM技术越来越先进，存储单元的集成度越来越高；同时，各种不同的应用对DRAM的性能、功耗和可靠性等也都要求越来越高。
[0003]对于动态随机存储器而言，伴随着动态随机存储器内晶体管的开启和关闭，动态随机存储器的驱动模块都会消耗一定的电流，且驱动模块消耗的电路与晶体管开启和关闭的频率有关，因此有必要设计一种电压生成电路减少驱动模块消耗的电流。

技术实现思路

[0004]本公开实施例提供一种电压生成电路及存储器，至少可以减少驱动模块消耗的电流。
[0005]根据本公开一些实施例，本公开实施例一方面提供一种电压生成电路，包括：延时模块，被配置为，接收第一控制信号，所述第一控制信号包括交替出现的第一电平状态、第二电平状态本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电压生成电路，其特征在于，包括：延时模块，被配置为，接收第一控制信号，所述第一控制信号包括交替出现的第一电平状态、第二电平状态以及由所述第一电平状态跳变为所述第二电平状态的变化沿，所述延时模块以预设时长延时所述变化沿，以生成第二控制信号；驱动模块，被配置为，接收所述第二控制信号，并响应于所述第二控制信号，生成并输出第三控制信号；开关模块，连接在电源节点以及输出节点之间，被配置为，接收所述第三控制信号，并响应于所述第三控制信号导通或截止所述电源节点与所述输出节点之间的传输路径。2.根据权利要求1所述的电压生成电路，其特征在于，所述延时模块包括：或门，所述或门的一输入端接收所述第一控制信号，所述或门的输出端与所述驱动模块的输入端连接；延时电路，所述延时电路的输入端接收所述第一控制信号，所述延时电路的输出端与所述或门的另一输入端连接。3.根据权利要求2所述的电压生成电路，其特征在于，所述延时电路包括：偶数个反相器串联，且第一级的所述反相器的输入端接收所述第一控制信号，最后一级的所述反相器的输出端与所述或门的输入端连接。4.根据权利要求1所述的电压生成电路，其特征在于，所述驱动模块包括：反相单元，所述反相单元的输入端与所述延时模块的输出端连接，所述反相单元的输出端与所述开关模块的输入端连接。5.根据权利要求4所述的电压生成电路，其特征在于，所述反相单元包括：上拉单元，被配置为，接收所述第二控制信号的所述第一电平状态，生成并输出所述第二电平状态；下拉单元，被配置为，接收所述第二控制信号的所述第二电平状态，生成并输出所述第一电平状态。6.根据权利要求5所述的电压生成电路，其特征在于，所述上拉单元包括：第一PMOS管，所述第一PMOS管的栅极接收所述第二控制信号，所述第一PMOS管的源极与电源节点连接...

【专利技术属性】
技术研发人员：邱安平，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：