半导体结构及其形成方法技术

本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底包括阱区以及位于所述阱区中的像素区；隔离结构，位于所述像素区两侧的阱区中，所述隔离结构包括隔离材料层和位于所述隔离材料层两侧以及底部的第一氧化层；掺杂层，位于所述隔离结构两侧以及底部。本申请提供一种半导体结构及其形成方法，通过预掺杂后扩散的方式在隔离结构的两侧和底部形成高浓度的掺杂层，所述掺杂层可以防止暗电流的产生，从而解决图像传感器中深沟槽隔离结构导致的暗电流问题。器中深沟槽隔离结构导致的暗电流问题。器中深沟槽隔离结构导致的暗电流问题。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请涉及半导体
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在图像传感器中，需要在光电二极管的两侧形成隔离结构来防止相邻像素区域之间的串扰。然而，形成隔离结构的过程中采用刻蚀工艺形成沟槽时会对衬底造成损伤，所述损伤会导致暗电流的产生，进而影响光电二极管的性能。
[0003]在一些图像传感器中，所述隔离结构为浅沟槽隔离结构(shallow trench isolation，STI)，浅沟槽隔离结构的深度较浅(通常约为1500埃左右)，因而可以在浅沟槽隔离结构的两侧和底部进行高浓度离子注入来防止暗电流的产生。然而在采用深沟槽隔离结构(deep trench isolation，DTI)的图像传感器中，由于深沟槽隔离结构的深度较深(通常约为8微米左右)，难以进行如此深度的离子注入，不能解决深沟槽隔离结构带来的暗电流问题。
[0004]因此，有必要提供更有效、更可靠的技术方案。

技术实现思路

[0005]本申请提供一种半导体结构及其形成方法，可以解决图像传感器中深沟槽隔离结构导致的暗电流问题。
[0006]本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括阱区以及位于所述阱区中的像素区；在所述像素区周围的阱区中形成沟槽；在所述沟槽侧壁以及底部形成预掺杂层；氧化所述预掺杂层以及包围所述沟槽的部分阱区分别形成第一氧化层和第二氧化层，同时使所述第一氧化层中的掺杂离子扩散到第二氧化层中以及包围所述第二氧化层的部分阱区中形成掺杂层；在所述沟槽中填满隔离材料层，所述隔离材料层和所述第一氧化层共同形成隔离结构。
[0007]在本申请的一些实施例中，在所述像素区两侧的阱区中形成沟槽的方法包括：在所述半导体衬底表面形成硬掩膜层；在所述硬掩膜层表面形成图案化的光刻胶，所述图案化的光刻胶定义所述沟槽的位置；以所述图案化的光刻胶为掩膜刻蚀所述硬掩膜层以及所述半导体衬底形成所述沟槽。
[0008]在本申请的一些实施例中，所述预掺杂层的材料包括多晶硅或非晶硅。
[0009]在本申请的一些实施例中，所述预掺杂层的掺杂浓度为10
18
‑
10
21
atom/cm3。
[0010]在本申请的一些实施例中，所述预掺杂层的掺杂类型与所述阱区的掺杂类型相同。
[0011]在本申请的一些实施例中，氧化所述预掺杂层以及包围所述沟槽的部分阱区分别形成第一氧化层和第二氧化层并使所述第一氧化层中的掺杂离子扩散到第二氧化层中以及包围所述第二氧化层的部分阱区中形成掺杂层的方法包括快速退火工艺。
[0012]在本申请的一些实施例中，所述掺杂层的掺杂浓度为10
18
‑
10
21
atom/cm3。
[0013]本申请的另一个方面一种半导体结构，包括：半导体衬底，所述半导体衬底包括阱区以及位于所述阱区中的像素区；隔离结构，位于所述像素区周围的阱区中，所述隔离结构包括隔离材料层和位于所述隔离材料层两侧以及底部的第一氧化层；掺杂层，位于所述隔离结构两侧以及底部。
[0014]在本申请的一些实施例中，所述掺杂层的掺杂浓度为10
18
‑
10
21
atom/cm3。
[0015]在本申请的一些实施例中，所述掺杂层的掺杂类型与所述阱区的掺杂类型相同。
[0016]本申请提供一种半导体结构及其形成方法，通过预掺杂后扩散的方式在隔离结构的两侧和底部形成高浓度的掺杂层，所述掺杂层可以防止暗电流的产生，从而解决图像传感器中深沟槽隔离结构导致的暗电流问题。
附图说明
[0017]以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的专利技术意图。应当理解，附图未按比例绘制。
[0018]其中：
[0019]图1至图8为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
[0020]以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
[0021]下面结合实施例和附图对本专利技术技术方案进行详细说明。
[0022]在采用深沟槽隔离结构的图像传感器中，由于深沟槽隔离结构的深度较深，难以进行高浓度离子注入，不能解决深沟槽隔离结构带来的暗电流问题。
[0023]为了解决上述问题，在一些图像传感器的制造工艺中，在形成深沟槽后，会在所述深沟槽侧壁和底部形成氧化层用于起到隔离相邻像素区域的作用，然后用预先掺杂了高浓度离子的多晶硅填满所述深沟槽，再使用退火工艺使所述多晶硅中的离子扩散到所述深沟槽周围的半导体衬底中形成掺杂层，通过所述掺杂层来防止暗电流的产生。然而，在实际工艺中，所述氧化层会阻挡离子的扩散，导致所述掺杂层的离子浓度降低，影响了所述掺杂层防止暗电流产生的效果。
[0024]本申请提供一种半导体结构及其形成方法，通过预掺杂后扩散的方式在隔离结构的两侧和底部形成高浓度的掺杂层，所述掺杂层可以防止暗电流的产生，从而解决图像传感器中深沟槽隔离结构导致的暗电流问题。
[0025]本申请的实施例提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括阱区以及位于所述阱区中的像素区；在所述像素区周围的阱区中形成沟槽；在所述沟槽侧壁以及底部形成预掺杂层；氧化所述预掺杂层以及包围所述沟槽的部分阱区
分别形成第一氧化层和第二氧化层；使所述第一氧化层中的掺杂离子扩散到第二氧化层中以及包围所述第二氧化层的部分阱区中形成掺杂层；在所述沟槽中填满隔离材料层，所述隔离材料层和所述第一氧化层共同形成隔离结构。
[0026]图1至图8为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。下面结合附图对本申请实施例所述的半导体结构的形成方法进行详细说明。
[0027]参考图1所示，提供半导体衬底100，所述半导体衬底100包括阱区101以及位于所述阱区101中的像素区102。
[0028]在本申请的一些实施例中，本申请所述的半导体结构包括图像传感器，例如接触式图像传感器(Contact Image Sensor，CIS)或飞行时间(Time Of Fly，TOF)图像传感器等。
[0029]在本申请的一些实施例中，所述半导体衬底100的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括阱区以及位于所述阱区中的像素区；在所述像素区周围的阱区中形成沟槽；在所述沟槽侧壁以及底部形成预掺杂层；氧化所述预掺杂层以及包围所述沟槽的部分阱区分别形成第一氧化层和第二氧化层并使所述第一氧化层中的掺杂离子扩散到第二氧化层中以及包围所述第二氧化层的部分阱区中形成掺杂层；在所述沟槽中填满隔离材料层，所述隔离材料层和所述第一氧化层共同形成隔离结构。2.如权利要求1所述半导体结构的形成方法，其特征在于，在所述像素区两侧的阱区中形成沟槽的方法包括：在所述半导体衬底表面形成硬掩膜层；在所述硬掩膜层表面形成图案化的光刻胶，所述图案化的光刻胶定义所述沟槽的位置；以所述图案化的光刻胶为掩膜刻蚀所述硬掩膜层以及所述半导体衬底形成所述沟槽。3.如权利要求1所述半导体结构的形成方法，其特征在于，所述预掺杂层的材料包括多晶硅或非晶硅。4.如权利要求1所述半导体结构的形成方法，其特征在于，所述预掺杂层的掺杂浓度为10
18
‑
10
21
atom/cm3。5.如权利要求1所述半导体结构的形成...

【专利技术属性】
技术研发人员：蔡巧明，阎海涛，马丽莎，
申请(专利权)人：中芯北方集成电路制造北京有限公司，
类型：发明
国别省市：