一种基于硅衬底的GaNHEMT外延结构制造技术

本发明专利技术公开了一种基于硅衬底的GaN HEMT外延结构，属于半导体技术领域，包括硅衬底，硅衬底表面上依次外延生长有缓冲层、AlGaN应力控制层和N型半导体层，其中，缓冲层为CdS缓冲层，N型半导体层包括外延生长在AlGaN应力控制层上表面的低质量GaN层和外延生长在低质量GaN层上表面的高质量GaN层，N型半导体层表面上依次外延生长有沟道层和AlGaN势垒层，本发明专利技术通过采用CdS作为缓冲材料，在Si衬底和GaN材料之间形成缓冲层以减少Si和GaN之间的晶格失配和热失配；降低之后外延生长的N型半导体层中的缺陷，提高晶体质量和高电子迁移率晶体管的质量，进而降低器件的电流坍塌效应，提高器件的动态效应。件的动态效应。件的动态效应。

【技术实现步骤摘要】
一种基于硅衬底的GaN HEMT外延结构


[0001]本专利技术属于半导体
，尤其涉及一种基于硅衬底的GaN HEMT外延结构。

技术介绍

[0002]在过去几十年里，硅作为重要的半导体基本材料在电子集成电路与分立器件的发展中发挥了极其重要的作用，然而随着硅材料摩尔极限的到来，由于其材料特性的限制，主要是低禁带宽度与电子漂移速率制约了其在更高电压与更高频率场合下的应用，进一步缩减电路尺寸的难度随之越来越大；在这种条件下，氮化镓作为第三代半导体材料，因其较宽的禁带宽度（氮化镓Eg=3.4eV，硅Eg=1.12eV）与较高电子漂移速率（氮化镓的电子漂移速率是硅的2.5倍），保证了其具备更高的击穿电场强度，适合制备耐高压、高频的功率器件，被广泛用于电力电子器件、射频器件和光电器件中，是电动汽车、5G基站、卫星等新兴领域的理想材料。
[0003]虽然氮化镓是优良的半导体材料，但目前由于材料制备难度较大，还很难得到大尺寸商业化的氮化镓单晶，也就无法通过同质外延的方式得到氮化镓器件，采用硅材料作为氮化镓器件外延生长的衬底基板进行异质外延是目前行业最通用的做法，但是，专利技术人认为，硅材料与氮化镓材料之间存在16.9%的晶格失配，较高的晶格失配会在器件中造成较高的缺陷密度，在硅衬底上异质外延氮化镓材料，面临硅和氮化镓大晶格失配、高应力的技术挑战；氮化镓热膨胀系数是6.2
×
10
‑6/K，硅热膨胀系数是2.6
×
10
‑6/K，二者之间还存在热膨胀系数失配，大的热膨胀系数差异使得硅衬底上GaN薄膜材料极易龟裂，缺陷密度高、界面电子局域态高，翘曲/弯曲度大，进而(Al)GaN外延薄膜质量低、材料均匀性差，缺陷形成的漏电通道造成器件性能失效，影响器件的击穿特性，并且会在外延生长过程中由于晶格失配应力较大产生细微的裂痕。为此，需要设计出一种基于硅衬底的GaN HEMT外延结构。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强理解本公开的背景，并且因此可以包括不构成现有技术的信息。

技术实现思路

[0005]专利技术人通过研究发现，在硅衬底上异质外延氮化镓材料，受硅衬底和氮化镓材料间大晶格失配、高应力、热膨胀系数差异大的影响，会造成硅衬底上的GaN薄膜材料极易龟裂，缺陷密度高、界面电子局域态高，翘曲/弯曲度大，进而(Al)GaN外延薄膜质量低、材料均匀性差的技术问题。
[0006]鉴于以上技术问题中的至少一项，本公开提供了的一种基于硅衬底的GaN HEMT外延结构，具体技术方案如下：一种基于硅衬底的GaN HEMT外延结构，包括硅衬底，硅衬底表面上依次外延生长有缓冲层、AlGaN应力控制层和N型半导体层，其中，缓冲层为CdS缓冲层，N型半导体层包括外延生长在AlGaN应力控制层上表面的低质量GaN层和外延生长在低质量GaN层上表面的高质量GaN层，N型半导体层表面上依次外延生长有沟道层和AlGaN势垒层，本专利技术通过采用
CdS作为缓冲材料，在Si衬底和GaN材料之间形成缓冲层以减少Si和GaN之间的晶格失配和热失配，降低之后外延生长的N型半导体层中的缺陷，提高晶体质量和高电子迁移率晶体管的质量，进而降低器件的电流坍塌效应，提高器件的动态效应。
[0007]在本公开的一些实施例中，所述缓冲层为ZnS/CdS/ZnO多层结构缓冲层。
[0008]在本公开的一些实施例中，所述硅衬底的厚度为300～1500mm。
[0009]在本公开的一些实施例中，所述CdS缓冲层的厚度为5～500nm。
[0010]在本公开的一些实施例中，所述AlGaN应力控制层的厚度为0.1～3μm。
[0011]在本公开的一些实施例中，所述AlGaN应力控制层中Al的组分大于等于5%且小于100%。
[0012]在本公开的一些实施例中，所述低质量GaN层为掺杂或非掺杂GaN层。
[0013]在本公开的一些实施例中，所述高质量GaN层为非掺杂GaN层。
[0014]在本公开的一些实施例中，所述高质量GaN层为掺杂GaN层，掺杂GaN层中的掺杂浓度低于低质量GaN层且低于10E19/cm3。
[0015]相比较现有技术而言，本专利技术具有以下有益效果：本专利技术通过采用CdS材料，在Si衬底和GaN材料之间形成缓冲层以减少Si和GaN之间的晶格失配和热失配，降低之后外延生长的N型半导体层中的缺陷，提高晶体质量和高电子迁移率晶体管的质量。进而降低器件的电流坍塌效应，提高器件的动态效应。
附图说明
[0016]图1为本专利技术结构中实施例1的结构示意图；图2为本专利技术结构中实施例3的结构示意图。
[0017]图中标号说明：1、硅衬底；2、缓冲层；3、AlGaN应力控制层；41、低质量GaN层；42、高质量GaN层；5、沟道层；6、AlGaN势垒层。
[0018]具体实施方式：为了更好地了解本专利技术的目的、结构及功能，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。
[0019]本文中为部件所编序号本身，仅用于区分所表述的对象，不具有任何顺序或技术含义。而本公开中所说“连接”，如无特殊具体说明，均包括直接和间接的“连接”。在本申请的描述中，需要理解的是，方位术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简要描述，而不是指示或暗示所指的装置或单元必须具有特定的方位、以特定的方位构成和操作，因此不能理解为对本申请的限制。
[0020]如附图部分的图1至图2所示，设计出一种基于硅衬底的GaN HEMT外延结构，包括硅衬底1，硅衬底1表面上依次外延生长有缓冲层2、AlGaN应力控制层3和N型半导体层，其中，缓冲层2为CdS缓冲层，N型半导体层包括外延生长在AlGaN应力控制层上表面的低质量GaN层41和外延生长在低质量GaN层上表面的高质量GaN层42，N型半导体层表面上依次外延生长有沟道层5和AlGaN势垒层6，本专利技术通过采用CdS材料，在Si衬底和GaN材料之间形成缓冲层以减少Si和GaN之间的晶格失配和热失配，降低之后外延生长的N型半导体层中的缺陷，提高晶体质量和高电子迁移率晶体管的质量。进而降低器件的电流坍塌效应，提高器件
的动态效应。
[0021]本公开的工作原理是：要在硅衬底上生长高质量的GaN材料，可以采用一种介于两者之间的材料作为缓冲层。作为缓冲层的材料需要满足三个条件：第一，Si是单质半导体材料，GaN是化合物半导体材料，因此缓冲层材料需要完成从单质材料到化合物材料的过渡；第二，该材料是晶体，且晶格类型和GaN一致。第三，晶格常数介于Si和GaN之间。首先，CdS是化合物半导体材料，可以很好的从Si单质材料衬底到GaN这种化合物材料进行过渡；其次CdS和GaN都是晶体材料，且晶体结构属于闪锌矿结构；第三，ZnS晶格常数是0.382纳米本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于硅衬底的GaN HEMT外延结构，其特征在于，包括硅衬底（1），硅衬底（1）表面上依次外延生长有缓冲层（2）、AlGaN应力控制层（3）和N型半导体层，其中，缓冲层（2）为CdS缓冲层，N型半导体层包括外延生长在AlGaN应力控制层上表面的低质量GaN层（41）和外延生长在低质量GaN层上表面的高质量GaN层（42），N型半导体层表面上依次外延生长有沟道层（5）和AlGaN势垒层（6）。2.根据权利要求1所述的基于硅衬底的GaN HEMT外延结构，其特征在于，所述缓冲层（2）为ZnS/CdS/ZnO多层结构缓冲层。3.根据权利要求1或2所述的基于硅衬底的GaN HEMT外延结构，其特征在于，所述硅衬底（1）的厚度为300～1500mm。4.根据权利要求1所述的基于硅衬底的GaN HEMT外延结构，其特征在于，所述CdS缓冲层的厚度为...

【专利技术属性】
技术研发人员：陈振，
申请(专利权)人：徐州金沙江半导体有限公司，
类型：发明
国别省市：