半导体器件以及FDSOI制造技术

本申请提供了一种半导体器件以及FDSOI，该半导体器件包括基底以及栅极，其中，基底包括依次层叠的第一衬底层、埋氧化层以及第二衬底层，埋氧化层包括空腔、沿预定方向间隔设置的第一埋氧化部以及第二埋氧化部，空腔为第一衬底层、第二衬底层、第一埋氧化部以及第二埋氧化部之间的空隙，预定方向为垂直于基底的厚度方向；栅极位于第二衬底层的远离埋氧化层的表面上，栅极在埋氧化层上的投影位于空腔中。空腔解决了现有技术中的FDSOI由于氧化层中的陷阱电荷以及界面态导致的性能较差的问题，保证了半导体器件的总剂量效应较低，且空腔使得埋氧化层不会被击穿，保证了半导体器件的性能较好。较好。较好。

【技术实现步骤摘要】
半导体器件以及FDSOI


[0001]本申请涉及存储器领域，具体而言，涉及一种半导体器件以及FDSOI。

技术介绍

[0002]按照摩尔定律所预言，过去数十年，集成电路的基本单元——晶体管的尺寸持续微缩，同时性能显著提高，功耗大幅降低，在28nm以下节点，传统的平面MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应管晶体管)结构已基本不再适用，需要栅控能力更强的工艺以优化器件性能，随着集成电路的发展，技术节点从微米级向纳米级推进，传统平面结构的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件已经逐渐被鳍形场效应管(Fin Field Effect Transistor，FinFET)和全耗尽绝缘体上硅(Fully Depleted Silicon on Insulator，FDSOI)所取代，FDSOI工艺的特点是所使用的晶圆由硅衬底、埋氧化层(Buried Oxide，BOX)及氧化层上的绝缘体上硅层(Silicon On Insulator，SOI)组成。
[0003]FDSOI技术因为中间介质层的全隔离使得器件大大减小了寄生效应，低掺杂的顶层硅也有效抑制了短沟道效应，一定程度上改善了器件性能，但因为氧化层的存在使得器件有一些可靠性问题，如氧化层中的陷阱及氧化层
‑
硅膜界面态问题严重影响了FDSOI器件的抗总剂量效应，使得器件在辐射环境下阈值电压漂移严重，抗辐照能力下降，而中间氧化层的导热性也远低于硅膜，这使得自热效应增强，造成器件开态电流退化，影响器件开态性能，FDSOI器件中，薄氧化层的存在使得器件背栅偏置能力受限。
[0004]在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

技术实现思路

[0005]本申请的主要目的在于提供一种半导体器件以及FDSOI，以解决现有技术中的FDSOI由于氧化层的存在导致性能差的问题。
[0006]根据本申请的一个方面，提供了一种半导体器件，所述半导体器件包括基底以及栅极，其中，所述基底包括依次层叠的第一衬底层、埋氧化层以及第二衬底层，所述埋氧化层包括空腔、沿预定方向间隔设置的第一埋氧化部以及第二埋氧化部，所述空腔为所述第一衬底层、所述第二衬底层、所述第一埋氧化部以及所述第二埋氧化部之间的空隙，所述预定方向为垂直于所述基底的厚度方向；所述栅极位于所述第二衬底层的远离所述埋氧化层的表面上，所述栅极在所述埋氧化层上的投影位于所述空腔中。
[0007]可选地，所述栅极包括栅氧化层、多晶硅层以及侧墙结构，其中，所述栅氧化层位于所述第二衬底层的远离所述埋氧化层的表面上；所述多晶硅层位于所述栅氧化层的远离所述第二衬底层的表面上；所述侧墙结构分别覆盖所述栅氧化层以及所述多晶硅层的两个侧壁。
[0008]可选地，所述半导体器件还包括源极以及漏极，其中，所述源极位于所述第二衬底层的远离所述埋氧化层的表面上，且位于所述栅极的一侧，所述源极在所述埋氧化层上的投影覆盖部分的所述空腔；所述漏极位于所述第二衬底层的远离所述埋氧化层的表面上，且位于所述栅极的远离所述源极的一侧，所述漏极在所述埋氧化层上的投影覆盖部分的所述空腔。
[0009]可选地，所述半导体器件还包括第一金属引出结构、第二金属引出结构以及第三金属引出结构，其中，所述第一金属引出结构位于所述源极的远离所述基底的表面上；所述第二金属引出结构位于所述栅极的远离所述基底的表面上；所述第三金属引出结构位于所述漏极的远离所述基底的表面上。
[0010]可选地，所述第一金属引出结构、所述第二金属引出结构以及所述第三金属引出结构的材料为镍、钴或者钛。
[0011]可选地，所述基底还包括第一隔离结构以及第二隔离结构中至少之一，其中，所述第一隔离结构依次贯穿所述第二衬底层、所述埋氧化层至所述第一衬底层中，且位于所述第一埋氧化部的远离所述空腔的一侧；所述第二隔离结构依次贯穿所述第二衬底层、所述埋氧化层至所述第一衬底层中，且位于所述第二埋氧化部的远离所述空腔的一侧。
[0012]可选地，所述第一衬底层具有预定表面，所述预定表面为所述第一衬底层的靠近所述埋氧化层且不与所述埋氧化层接触的表面，所述基底还包括第三衬底层以及第四金属层，其中，所述第三衬底层位于所述预定表面上，且所述第三衬底层的远离所述第一衬底层的表面与所述第二衬底层远离所述埋氧化层的表面齐平；所述第四金属层位于所述第三衬底层的远离所述第一衬底层的表面上。
[0013]可选地，所述埋氧化层的厚度为50
‑
200nm，所述第二衬底层的厚度为10
‑
40nm。
[0014]可选地，所述源极以及所述漏极的厚度分别大于所述第二衬底层的厚度。
[0015]根据本申请的另一方面，提供了一种FDSOI，所述FDSOI包括任一种所述的半导体器件。
[0016]应用本申请的技术方案，所述的半导体器件，包括基底以及栅极，其中，所述基底包括依次层叠的第一衬底层、埋氧化层以及第二衬底层，所述埋氧化层包括空腔、沿预定方向间隔设置的第一埋氧化部以及第二埋氧化部，所述空腔为所述第一衬底层、所述第二衬底层、所述第一埋氧化部以及所述第二埋氧化部之间的空隙，所述预定方向为垂直于所述基底的厚度方向；所述栅极位于所述第二衬底层的远离所述埋氧化层的表面上，所述栅极在所述埋氧化层上的投影位于所述空腔中。相比现有技术中的FDSOI由于氧化层的存在导致性能差的问题，本申请的所述半导体器件，通过在所述埋氧化层中设置所述空腔，且由于所述栅极在所述埋氧化层上的投影位于所述空腔中，一方面，所述第一埋氧化部以及所述第二埋氧化部使得所述半导体器件的寄生效应较好，另一方面，所述空腔解决了现有技术中的FDSOI由于氧化层中的陷阱电荷以及界面态导致的性能较差的问题，保证了所述半导体器件的总剂量效应较低，且所述空腔使得所述埋氧化层不会被击穿，保证了所述半导体器件的性能较好。
附图说明
[0017]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示
意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0018]图1示出了根据本申请的实施例的半导体器件的示意图；
[0019]图2至图11分别示出了根据本申请的半导体器件的制作的流程示意图。
[0020]其中，上述附图包括以下附图标记：
[0021]10、基底；20、栅极；30、源极；40、漏极；50、第一金属引出结构；60、第二金属引出结构；70、第三金属引出结构；101、第一衬底层；102、埋氧化层；103、第二衬底层；104、空腔；105、第一埋氧化部；106、第二埋氧化部；107、第一隔离结构；108、第二隔本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括：基底，包括依次层叠的第一衬底层、埋氧化层以及第二衬底层，所述埋氧化层包括空腔、沿预定方向间隔设置的第一埋氧化部以及第二埋氧化部，所述空腔为所述第一衬底层、所述第二衬底层、所述第一埋氧化部以及所述第二埋氧化部之间的空隙，所述预定方向为垂直于所述基底的厚度方向；栅极，位于所述第二衬底层的远离所述埋氧化层的表面上，所述栅极在所述埋氧化层上的投影位于所述空腔中。2.根据权利要求1所述的半导体器件，其特征在于，所述栅极包括：栅氧化层，位于所述第二衬底层的远离所述埋氧化层的表面上；多晶硅层，位于所述栅氧化层的远离所述第二衬底层的表面上；侧墙结构，所述侧墙结构分别覆盖所述栅氧化层以及所述多晶硅层的两个侧壁。3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：源极，位于所述第二衬底层的远离所述埋氧化层的表面上，且位于所述栅极的一侧，所述源极在所述埋氧化层上的投影覆盖部分的所述空腔；漏极，位于所述第二衬底层的远离所述埋氧化层的表面上，且位于所述栅极的远离所述源极的一侧，所述漏极在所述埋氧化层上的投影覆盖部分的所述空腔。4.根据权利要求3所述的半导体器件，其特征在于，所述半导体器件还包括：第一金属引出结构，位于所述源极的远离所述基底的表面上；第二金属引出结构，位于所述栅极的远离所述基底的表面上；第三金属引出结构，位于所述漏极的远...

【专利技术属性】
技术研发人员：王国庆，张骥，叶甜春，李彬鸿，罗军，苏炳熏，黎婉雯，朱伟，
申请(专利权)人：广东省大湾区集成电路与系统应用研究院，
类型：新型
国别省市：