一种超低功耗高速动态锁存比较器制造技术

本发明专利技术公开了一种超低功耗高速动态锁存比较器，所述比较器由一对交叉耦合的反相器、cascode电流镜和两个电流源型反相器构成。通过将mos管由栅极输入改成由衬底输入，输入对的体跨导和交叉耦合的反相器的总跨导将提供更强的正反馈，极大的减小比较器的延迟；两个电流源型反相器，进一步减小了比较器的延迟；此外，采用cascode技术抑制了沟长调制系数，所以当输入共模电压变化时，降低了动态失调电压，抑制了电源功耗，限制了比较器延迟随共模电压的变化。与传统结构相比，去掉了预放大级，极大的降低了电路复杂度，解决了多级级联功耗大、实际测试翻转速度慢、消耗资源多等问题。实际测试翻转速度慢、消耗资源多等问题。实际测试翻转速度慢、消耗资源多等问题。

【技术实现步骤摘要】
一种超低功耗高速动态锁存比较器


[0001]本专利技术涉及集成电路
，尤其涉及一种超低功耗高速动态锁存比较器。

技术介绍

[0002]比较器是集成电路设计中的基本模块，广泛应用于各类芯片设计中，而在某些应用场合中，例如：过采样ADC、快速电压电流保护等应用中需要比较器的速度足够快，否则将出现芯片性能低的情况或者产生保护不当、危害系统等风险。因此，高速比较器在这些场合中至关重要。
[0003]传统的高速比较器一般采用多个预放大级和锁存比较级串联的结构，级数会综合考量比较速度、功耗、面积等因素。预放大级一般增益低、带宽高，尽量减小寄生电容来降低信号延迟。锁存比较级将预放大级的信号进行锁存，主要要求高摆率，通过正反馈使输出电容电压变化速度足够快，加强快速比较。
[0004]传统的高速比较器采用多个预放大级和锁存比较级级联的结构，多级级联虽然在一定程度上能提高比较器速度，但是在电路中引入了很多的节点，节点寄生电容增大，比较器的工作速度有一定的瓶颈，由于寄生的不确定性，流片测试和仿真的翻转速度差距较大，并且会消耗更多的功耗，占用更多的面积。此外，传统的高速比较器要实现全摆幅的输入范围需要并联两组差分输入对，故需要消耗更多的资源。

技术实现思路

[0005]鉴于现有技术的上述缺陷，本专利技术所要解决的技术问题是提供一种超低功耗高速动态锁存比较器，由一对交叉耦合的反相器、cascode电流镜和两个电流源型反相器构成，通过将mos管从栅输入改为衬底输入且通过电流源型反相器电路来提高翻转速度，去掉了预放大级，减少了电路级数，解决了多级带来的功耗问题。
[0006]为实现上述目的，本专利技术提供了一种超低功耗高速动态锁存比较器，包括6个PMOS管，分别为MP1、MP2、MP3、MP4、MP5、MP6；7个NMOS管，分别为MN1、MN2、MN3、MN4、MN5、MN6、MN7；1个电流源，为IBIAS1；其中，MN4、MN5、MN6、MN7构成电流镜，镜像电流源IBAIAS1的电流；所述MN4漏极、栅极以及MN5栅极、MN6栅极、MN7栅极均连接电流源IBAIAS1负极，所述MN4、MN5、MN6、MN7源极均连接接地端GND；MN3和MN6构成cascode电流镜，所述MN6漏极连接MN3源极；MP5、MN5和MP6、MN7构成两组电流源型反相器，所述MN5漏极连接MP5漏极，所述MN7漏极连接MP6漏极；MP2、MP3、MN1、MN2构成一对交叉耦合的反相器，所述MN3漏极连接MN1源级、MN2源极；所述MN1栅极连接MP2栅极以及MP3漏极、MP4漏极，所述MN1漏极连接MP5栅极、MP3栅极、MN2栅极以及MP1漏极、MP2漏极；所述MN2漏极连接MP2栅极、MN1栅极、MP6栅极以及MP3漏极、MP4漏极；
所述MP1、MP2、MP3、MP4、MP5、MP6源极以及电流源IBAIAS1正极连接电源端VDD。
[0007]进一步的，所述MN1和MN2由栅极输入分别改成由衬底VP端、VN端输入，所述VN端和VP端分别为比较器的输入端。
[0008]进一步的，所述MN3和MN6内设置cascode结构。
[0009]进一步的，所述MP5、MN5的连接端为比较器的输出端OUTP，所述MP6、MN7 的连接端为比较器的输出端OUTN。
[0010]进一步的，所述MP1、MP4栅极连接外部控制器CLK端，所述MN3也连接外部控制器CLK端，所述CLK端为时钟信号。
[0011]本专利技术的有益效果是：本专利技术由一对交叉耦合的反相器、cascode电流镜和两个电流源型反相器构成，通过将mos管由栅极输入改成由衬底输入，输入对的体跨导和交叉耦合的反相器的总跨导将提供更强的正反馈，极大的减小比较器的延迟；两个电流源型反相器，进一步减小了比较器的延迟；此外，采用cascode技术抑制了沟长调制系数，所以当输入共模电压变化时，降低了动态失调电压，抑制了电源功耗，限制了比较器延迟随共模电压的变化。与传统结构相比，去掉了预放大级，极大的降低了电路复杂度，解决了多级级联功耗大、实际测试翻转速度慢、消耗资源多等问题。
[0012]以下将结合附图对本专利技术的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本专利技术的目的、特征和效果。
附图说明
[0013]图1是本专利技术的电路原理图。
具体实施方式
[0014]如图1所示，本专利技术公开了一种超低功耗高速动态锁存比较器，包括6个PMOS管，分别为MP1、MP2、MP3、MP4、MP5、MP6；7个NMOS管，分别为MN1、MN2、MN3、MN4、MN5、MN6、MN7；1个电流源，为IBIAS1。VDD为电源端，GND为接地端。VN和VP分别为比较器的输入端，OUTP和OUTN分别为比较器的输出端，电路中CLK为时钟信号。
[0015]其中，MN4、MN5、MN6、MN7构成电流镜，镜像电流源IBAIAS1的电流；所述MN4漏极、栅极以及MN5栅极、MN6栅极、MN7栅极均连接电流源IBAIAS1负极，所述MN4、MN5、MN6、MN7源极均连接接地端GND；MN3和MN6构成cascode电流镜，所述MN6漏极连接MN3源极；MP5、MN5和MP6、MN7构成两组电流源型反相器，所述MN5漏极连接MP5漏极，所述MN7漏极连接MP6漏极；MP2、MP3、MN1、MN2构成一对交叉耦合的反相器，所述MN3漏极连接MN1、MN2源极；所述MN1栅极连接MP2栅极以及MP3漏极、MP4漏极，所述MN1漏极连接MP5栅极、MP3栅极、MN2栅极以及MP1漏极、MP2漏极；所述MN2漏极连接MP2栅极、MN1栅极、MP6栅极以及MP3漏极、MP4漏极；所述MP1、MP2、MP3、MP4、MP5、MP6源极以及电流源IBAIAS1正极连接电源端VDD。
[0016]其中，所述MN1和MN2由栅极输入分别改成由衬底VP端、VN端输入，所述VN端和VP端
分别为比较器的输入端。
[0017]其中，所述MN3和MN6内设置cascode结构。
[0018]其中，所述MP5、MN5的连接端为比较器输出端OUTP，所述MP6、MN7 的连接端为比较器输出端OUTN。
[0019]图中，MP1、MP4栅极连接外部控制器CLK端，MN3也连接外部控制器CLK端，所述CLK端为时钟信号。
[0020]上述MN4、MN5、MN6、MN7构成电流镜，镜像IBAIAS1的电流；MN3和MN6构成cascode电流镜，MP5、MN5和MP6、MN7构成两组电流源型反相器，MP2、MP3、MN1、MN2构成一对交叉耦合的反相器。MN1和MN2由栅极输入改成由衬底输入，而输入对的栅极分别直接与MP2和MP3的漏极相接，故输入对的体跨导 （gmb1，2）和交叉耦合的反相器的总跨导（gm，eff）将提供更强的正反馈，极大的减小比较器的延迟。当 CLK端为低电平时，内部节点OP和ON被复位到电源端VDD，比较器输出端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超低功耗高速动态锁存比较器，其特征在于：包括6个PMOS管，分别为MP1、MP2、MP3、MP4、MP5、MP6；7个NMOS管，分别为MN1、MN2、MN3、MN4、MN5、MN6、MN7；1个电流源，为IBIAS1；其中，MN4、MN5、MN6、MN7构成电流镜，镜像电流源IBAIAS1的电流；所述MN4漏极、栅极以及MN5栅极、MN6栅极、MN7栅极均连接电流源IBAIAS1负极，所述MN4、MN5、MN6、MN7源极均连接接地端GND；MN3和MN6构成cascode电流镜，所述MN6漏极连接MN3源极；MP5、MN5和MP6、MN7构成两组电流源型反相器，所述MN5漏极连接MP5漏极，所述MN7漏极连接MP6漏极；MP2、MP3、MN1、MN2构成一对交叉耦合的反相器，所述MN3漏极连接MN1源级、MN2源极；所述MN1栅极连接MP2栅极以及MP3漏极、MP4漏极，所述MN1漏极连接MP5栅极、MP3栅极、MN2栅...

【专利技术属性】
技术研发人员：陈腾腾，许正杰，聂建波，王阿明，
申请(专利权)人：南京模砾半导体有限责任公司，
类型：发明
国别省市：