基于低功率反相器的CTLE制造技术

提供了包括连续时间线性均衡器CTLE的电子器件。连续时间线性均衡器CTLE的一个例子包括第一反相器(402)；第二反相器(404),具有接收输入信号的输入端(IN)；电容器(408)，被耦接在第一反相器(402)的输入端和第二反相器(404)的输入端之间；电阻器(410)，被耦接在共模电压(VCM)与第一反相器的输入端之间；第三反相器(406)，具有输出端，以提供输出信号(Out)；以及节点(416)，包括第一反相器(404)的输出端、第二反相器(402)的输出端、第三反相器(406)的输入端、和第三反相器的输出端。(406)的输入端、和第三反相器的输出端。(406)的输入端、和第三反相器的输出端。

【技术实现步骤摘要】
【国外来华专利技术】基于低功率反相器的CTLE


[0001]本公开的示例总体上涉及电子电路，并且具体地涉及基于低功率反相器的连续时间线性均衡器(CTLE)。

技术介绍

[0002]连续时间线性均衡器(CTLE)是用于信号均衡的有线接收器前端的核心模拟构建块。已经研究了各种CTLE架构以优化功率、面积和性能。传统的CTLE电路采用电流模式逻辑(CML)电路。最近，CTLE设计专注于基于反相器的电路，因为与基于CML的设计相比，其芯片面积更小。然而，基于反相器的设计的功率和性能取决于它们的拓扑结构、反相器的数量和尺寸以及它们的线性度。需要为CTLE提供基于低功率反相器的设计。

技术实现思路

[0003]描述了包括连续时间线性均衡器(CTLE)的电子器件和用于提供基于低功率反相器的CTLE的技术。在一个示例中，被配置为连续时间线性均衡器(CTLE)的电子器件包括：第一反相器；第二反相器，具有输入端以接收输入信号；电容器，被耦接在第一反相器的输入端和第二反相器的输入端之间；电阻器，被耦接在共模电压与第一反相器的输入端之间；第三反相器，具有输出端以提供输出信号；节点，包括第一反相器的输出端、第二反相器的输出端、第三反相器的输入端、和第三反相器的输出端。
[0004]在另一示例中，配置为接收器的电子器件包括具有连续时间线性均衡器(CTLE)的前端电路和耦接到前端电路的数字后端电路。CTLE包括：第一反相器；第二反相器，具有输入端以接收输入信号；电容器，被耦接在第一反相器的输入端和第二反相器的输入端之间；电阻器，被耦接在共模电压与第一反相器的输入端之间；第三反相器，具有输出端以提供输出信号；节点，包括第一反相器的输出端、第二反相器的输出端、第三反相器的输入端、和第三反相器的输出端。
[0005]在另一示例中，配置为连续时间线性均衡器(CTLE)的电子器件包括：第一反相器；第二反相器，具有输入端以接收输入信号；电容器，被耦接在第一反相器的输入端和第二反相器的输入端之间；第一电阻器，被耦接在共模电压与第一反相器的输入端之间；第三反相器；节点，包括第一反相器的输出端、第二反相器的输出端、第三反相器的输出端，所述节点提供输出信号；
[0006]和第二电阻器，耦接在第三反相器的输入端和节点之间。
[0007]这些和其他方面可以参考以下详细描说明来理解。
附图说明
[0008]为了可以详细理解以上列举的特征的方式，可以通过参考示例实现来获得以上简要概括的更具体的描述，其中一些示例实现在附图中示出。然而，要指出的是，附图仅说明了典型的示例实施方式，因此不应被认为是对其范围的限制。
[0009]图1是描绘根据示例的接收器的框图；
[0010]图2是描绘根据现有技术的CTLE的示意图；
[0011]图3是描绘根据现有技术的CTLE的示意图；
[0012]图4是描绘根据示例的图1的CTLE的示意图；
[0013]图5是图4的CTLE的传递函数的图；
[0014]图6是描绘根据另一示例的CTLE的示意图；
[0015]图7是图6的CTLE的传递函数的图；
[0016]图8是描绘根据另一示例的CTLE的示意图；
[0017]图9是描绘根据另一示例的CTLE的示意图；
[0018]图10是描绘根据示例的用于本文描述的CTLE电路的VCM发生器的示意图；
[0019]图11是描绘根据另一示例的CTLE的示意图；
[0020]图12A是描绘根据示例的可编程器件的框图；
[0021]图12B是描绘根据示例的可编程IC的框图；
[0022]图12C示出了根据示例的可编程IC的现场可编程门阵列(FPGA)实现方案。
[0023]为了便于理解，在可能的情况下，使用了相同的附图标记来表示附图共有的相同元件。预期一个示例的单元可以有益地结合到其他示例中。
具体实施方式
[0024]下文参照附图描述各种特征。应当注意，附图可以或可能不按比例绘制，并且相似结构或功能的元件在所有附图中由相似的附图标记表示。应注意，附图仅旨在便于对特征的描述。它们不旨在作为要求保护的专利技术的详尽描述或作为对要求保护的专利技术范围的限制。此外，图示的示例不需要具有所示的所有方面或优点。结合特定示例描述的方面或优点不一定限于该示例并且可以在任何其他示例中实践，即使未如此说明或即使未此明确描述。
[0025]图1是描绘配置为根据示例提供的接收器100的电子器件的框图。接收器100包括前端电路102和数字后端电路104。前端电路102包括连续时间线性均衡器(CTLE)106以及其他组件(例如，自动增益控制电路、滤波器、可以是与CTLE 106相同或不同的其他CTLE等等)。数字后端电路104包括用于处理前端电路102输出的模拟信号的各种电路(例如，采样器、模数转换器(ADC)、判决反馈均衡器(DFE)电路、时钟和数据恢复电路等等)。CTLE 106接收输入信号并作为高通滤波器操作以补偿提供输入信号的传输介质的低通特性。CTLE 106的峰值幅度和频率响应的位置都可以通过前端电路102和/或数字后端电路104中的控制电路进行调整。下面描述CTLE 106的示例实现。
[0026]图2是描绘根据现有技术的CTLE 200的示意图。这样的电路在2018年IEEE集成电路会议(CICC)Zheng,Kevin等人发表的“A 56Gb/s 6mW 300um2 inverter
‑
based CTLE for short
‑
reach PAM2 applications in 16nm CMOS”中所描述。CTLE 200包括反相器202、204、208和210以及电容器206。反相器202和204的输入端被耦接以接收输入信号(IN)。反相器202的输出端被耦接到节点X。反相器204的输出端被耦接到节点Y。电容器206被耦接在节点X和Y之间。反相器208的输入端和输出端都被耦接到节点X。反相器210的输入端和输出端都被耦接到节点Y。反相器210的输出端提供输出信号(OUT)。
[0027]假设反相器204具有跨导gm1，反相器202具有跨导gm2，反相器208和210具有跨导gm
L
，电容器206具有电容C
HF
。CTLE 200是一种基于反相器的CTLE，并使用了加法拓扑。峰值是通过将gm2添加到通过电容器206的高频信号路径(产生“加法”拓扑)而实现的。低频增益(G1)、高频增益(G2)和峰值由以下等式定义：
[0028]G1＝gm1/gm
L
[0029]G2＝(gm1+gm2)/(2*gm
L
)
[0030]峰值(Peaking)(dB)＝20*log[(gm1+gm2)/2*gm1][0031]低频和高频的边界由C
HF
和gm
L
确定。
[0032]图3是描绘根据现有技术的CT本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电子器件，其特征在于，所述电子器件包括：连续时间线性均衡器CTLE，包括：第一反相器；第二反相器，具有输入端以接收输入信号；电容器，被耦接在所述第一反相器的输入端和所述第二反相器的输入端之间；第一电阻器，被耦接在共模电压与所述第一反相器的输入端之间；第三反相器，具有输出端以提供输出信号；和节点，包括所述第一反相器的输出端、所述第二反相器的输出端、所述第三反相器的输入端和所述第三反相器的输出端。2.根据权利要求1所述的电子器件，其特征在于，所述电子器件包括：前端电路，所述前端电路具有权利要求1的CTLE；以及数字后端电路，所述数字后端电路被耦接到所述前端电路。3.根据权利要求1和2中任一项所述的电子器件，其特征在于，还包括：共模电压产生器，被耦接到所述第一电阻器，以提供所述共模电压。4.根据权利要求3所述的电子器件，其特征在于，所述共模电压产生器包括：第四反相器，所述第四反相器具有输入端和输出端，所述第四反相器的输入端和输出端被耦接并且提供所述共模电压。5.根据权利要求4所述的电子器件，其特征在于，所述第四反相器是所述第一反相器、所述第二反相器和所述第三反相器中的每一个的复制品。6.根据权利要求1和2中任一项所述的电子器件，其特征在于，还包括：第四反相器，所述第四反相器具有输出端，所述输出端被耦接到所述节点；附加电容器，被耦接在所述第二反相器的输入端和所述第四反相器的输入端之间；和附加电阻器，被耦接在所述共模电压和所述第四反相器的输入端之间。7.根据权利要求1和2中任一项所述的电子器件，其特征在于，还包括：电感器，所述电感器被耦接在所述节点和所述输出信号之间。8.根据权利要求1和2中任一项所述的电子器件，其特征在于，所述电容器包括第一电容器，所述节点包括第一节点，并且其中...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：