伪卫星基带信号生成器的嵌入式处理器的控制方法技术

一种涉及电子技术领域的信号发送设备，尤指一种利用现代科技手段，用于卫星信号模拟和实现伪卫星定位等应用的伪卫星基带信号生成器及其嵌入式处理器的控制方法。该装置包括：现场可编程门阵列ＦＰＧＡ和中频信号模块等，软核和四路伪卫星外设一起组合为基带信号生成器，该方法通过所述装置设计的伪卫星基带信号控制软件，完成响应在ＰＣ上的控制命令等；主要解决如何将整个系统核心集成在一块现场可编程门阵列芯片中等有关技术问题。本发明专利技术的积极效果是：该装置输出信号的格式、内容和ＧＰＳ信号一致，该方法能根据与定义的通讯协议从数据帧中解析出命令参数给与执行，提高了可靠性和可控性，具有低成本、控制灵活等优点。

【技术实现步骤摘要】

本专利技术涉及电子
的信号发送设备，尤旨一种利用现代科技手段，用于产生和控制类似于全球卫星定位系统GPS (Global Positions System)卫星信号格式的伪卫星信号的中频信 号，用于卫星信号模拟和实现伪卫星定位等多项应用的装置及其嵌 入式处理器的控制方法。
技术介绍
伪卫星顾名思义是一个卫星模拟装置，它的主要功能是模拟卫 星，在这里是模拟GPS卫星，发射和GPS信号格式一模一样的卫星 导航信号。伪卫星的出现并不算晚，在美国GPS系统尚未建设完成 前，就使用伪卫星进行GPS的模拟试验。近年来，世界各国有不少 针对伪卫星的研究，韩国和芬兰都有较成熟的伪卫星组网系统。我 国也有不少对伪卫星的研究，大多数是使用广2个伪卫星实现卫星 导航系统的区域增强。而国内伪卫星本体的实现并没有成熟的产品，国内外使用伪卫 星一般依赖进口国外一二家公司的产品。
技术实现思路
为了克服上述不足之处，本专利技术的主要目的旨在提供一种通过 基带信号生成和控制逻辑电路机构，完成伪卫星基带信号的实现和 控制机构，既能方便操作者在计算机上灵活控制伪卫星信号的产生，又能运行各项参数的装置；该方法通过所述装置设计的伪卫星基带 信号控制软件，根据与定义的通讯协议从数据帧中解析出命令参数 给与执行，完成响应在PC上的控制命令，根据控制命令，调节伪卫 星基带信号各个模块的伪卫星基带信号生成器及其嵌入式处理器的 控制方法。本专利技术要解决的技术问题是主要解决如何将整个系统核心集 成在一块现场可编程门阵列FPGA ( Field Programmable Gate Array)芯片中问题；解决如何实现特定逻辑功能的数字电路来实现 CA码生成、导航电文输出以及直接数字频率合成器DDS (Direct Digital Synthesis)的载波输出问题；解决如何将解码上位机的命 令并且根据该命令实现复杂控制功能及其如何完成嵌入式处理器软 核程序等有关技术问题。本专利技术解决其技术问题所采用的技术方案是该装置由可编程门 阵列、总线、接口、天线、逻辑电路、反相器、寄存器、存储器、时 钟管理器、延时控制器、数字频率合成器、中断记录器及D/A转换器 等部件组成，该装置至少包括现场可编程门阵列FPGA、串行接口、边界扫描接口、存储器芯片、 75M晶振时钟输入、20.46M高稳时钟输入、数模转换和中频信号模块， 并集成四路独立的伪卫星信号通道，逻辑功能的数字电路和嵌入式软 核组成一个嵌入式片上系统，整个系统核心集成在一块现场可编程门 阵列FPGA芯片中，软核和四路伪卫星外设一起组合为一基带信号生成 器；其中一现场可编程门阵列FPGA模块的输入端分别与75M晶振时钟输入 和20.46M高稳时钟输入模块的输出端相连接，现场可编程门阵列FPGA 模块的输出端分别与数模转换模块中的数模转换A、数模转换B、数模 转换C和数模转换D的输入端相互并行连接；数模转换A、数模转换B、数模转换C和数模转换D的输出端分别与中频信号模块中的中频信号A、中频信号B、中频信号C中频信号D的输 入端相互并行连接；一串行接口通过芯片的接收、发送端口与现场可编程门阵列FPGA 模块的对应端口相连接；一边界扫描接口通过接口与现场可编程门阵列FPGA模块的相应 端口相连接；一存储器芯片的输入输出端通过总线分别与现场可编程门阵列 FPGA模块的输出输入端相互连接；一现场可编程门阵列FPGA模块主要由microblaze嵌入式处理 器软核、伪卫星核心逻辑电路、数字时钟管理器A、数字时钟管理 器B、中断控制器、串口控制模块和内存控制器组成，该现场可编 程门阵列FPGA内部资源的数字时钟管理器DCM ( Digital Clock Manager )的时钟信号直接传递到microblaze嵌入式处理器软核模 块的相应端口；伪卫星核心逻辑电路的逻辑信号分别传递到 microblaze嵌入式处理器软核模块的各相应端口 ；一数字时钟管理器A的输出信号传递到microblaze嵌入式处理 器软核的输入端，75M晶振时钟输入信号传递到数字时钟管理器A 的输入端；一数字时钟管理器B的输出信号传递到伪卫星核心逻辑电路中 的时钟及伪卫星管理模块的输入端，20. 46M高稳时钟输入信号传递 到数字时钟管理器B的输入端；一中断控制器输出的中断信号传递到microblaze嵌入式处理 器软核的输入端，串口控制模块的输出中断信号O传递到中断控制 器的输入端，伪卫星核心逻辑电路中的时钟及伪卫星管理模块的输 出中断信号1传递到中断控制器的输入端；一串口控制模块的输入输出端与串行接口模块的相应端口相连 接，接收来自上位机的控制命令，接收到命令后会发出中断信号O， 串口控制模块的输出端传递发送信号，串口控制模块的输出输入端通过片上外设总线分别与microblaze嵌入式处理器软核模块的相 应端口相连接；一内存控制器的输入输出端通过本地存储器总线与microblaze 嵌入式处理器软核的相应端口相连接。所述的伪卫星基带信号生成器的伪卫星核心逻辑电路中设有伪 卫星外设和时钟及伪卫星管理模块，该伪卫星核心逻辑电路的输入输 出端通过片上外设总线分别与microblaze嵌入式处理器软核模块的 相应端口相连接；伪卫星核心逻辑电路的输出端通过片上外设总线与 数模转换芯片的输入端相互连接，其中一伪卫星外设分别由四路独立的伪卫星外设A、伪卫星外设B、伪 卫星外设C和伪卫星外设D组成，该伪卫星外设的输出端通过片上外设 总线与数模转换芯片的输入端相互连接；一时钟及伪卫星管理模块输出端的伪随机码时钟、导航电文时 钟和数字频率合成器时钟时钟信号分别传递到四路独立的伪卫星外 设A、伪卫星外设B、伪卫星外设C和伪卫星外设D的各输入端；时 钟及伪卫星管理模块输出端的复位和启动两个控制信号分别传递到 四路独立伪卫星外设的公用信号端上。所述的伪卫星基带信号生成器的伪卫星外设设有不同基地址形 成的四路独立伪卫星结构，每一路独立伪卫星结构的伪卫星外设至少 包括CA码选择生成器、导航电文移位器、数字频率合成器载波生成 器、CA码选择寄存器和导航电文寄存器，其中CA码选择生成器的输入端分别与CA码选择寄存器和伪随机码 时钟信号的输出端相互连接；导航电文移位器的输入端分别与导航 电文寄存器和导航电文时钟信号的输出端相互连接；数字频率合成 器载波生成器的输入端与数字频率合成器时钟信号的输出端相互连 接；CA码选择寄存器和导航电文寄存器对应为不同的偏移地址；CA码选择生成器和数字频率合成器载波生成器之间的公用信 号连接线与启动控制信号端相互连接；CA码选择生成器、导航电文 移位器和数字频率合成器载波生成器的公用信号连接线与复位控制 信号端相互连接；CA码选择生成器和导航电文移位器的输出端经由模二和运算 模块连接后，再与二进制相移键控调制模块的输入端相连接；数字 频率合成器载波生成器的输出端与二进制相移键控调制模块的输入 端相连接；二进制相移键控调制模块的输出时钟信号一路为数模转 换时钟0，另一路经由反相器输出，为数模转换时钟l，两路时钟信 号和二进制相移键控调制模块输出的12位数模转换数据分别输出 至数模转换芯片的相应输入端；一导航电文移位器输出的中断请求信号传递到时钟及伪本文档来自技高网...

【技术保护点】
一种伪卫星基带信号生成器，该装置有可编程门阵列、总线、接口、天线、逻辑电路、反相器、寄存器、存储器、时钟管理器、延时控制器、数字频率合成器、中断记录器及Ｄ／Ａ转换器，其特征在于：该装置至少包括：现场可编程门阵列ＦＰＧＡ（１）、串行接口（２）、边界扫描接口（３）、存储器芯片（４）、７５Ｍ晶振时钟输入（５）、２０．４６Ｍ高稳时钟输入（６）、数模转换（７）和中频信号（８）模块，并集成四路独立的伪卫星信号通道，逻辑功能的数字电路和嵌入式软核组成一个嵌入式片上系统，整个系统核心集成在一块现场可编程门阵列ＦＰＧＡ（１）芯片中，软核和四路伪卫星外设一起组合为一基带信号生成器；其中：一现场可编程门阵列ＦＰＧＡ（１）模块的输入端分别与７５Ｍ晶振时钟输入（５）和２０．４６Ｍ高稳时钟输入（６）模块的输出端相连接，现场可编程门阵列ＦＰＧＡ（１）模块的输出端分别与数模转换（７）模块中的数模转换Ａ（７１）、数模转换Ｂ（７２）、数模转换Ｃ（７３）和数模转换Ｄ（７４）的输入端相互并行连接；数模转换Ａ（７１）、数模转换Ｂ（７２）、数模转换Ｃ（７３）和数模转换Ｄ（７４）的输出端分别与中频信号（８）模块中的中频信号Ａ（８１）、中频信号Ｂ（８２）、中频信号Ｃ（８３）中频信号Ｄ（８４）的输入端相互并行连接；一串行接口（２）通过芯片的接收、发送端口与现场可编程门阵列ＦＰＧＡ（１）模块的对应端口相连接；一边界扫描接口（３）通过接口与现场可编程门阵列ＦＰＧＡ（１）模块的相应端口相连接；一存储器芯片（４）的输入输出端通过总线分别与现场可编程门阵列ＦＰＧＡ（１）模块的输出输入端相互连接；一现场可编程门阵列ＦＰＧＡ（１）模块主要由ｍｉｃｒｏｂｌａｚｅ嵌入式处理器软核（１１）、伪卫星核心逻辑电路（３０）、数字时钟管理器Ａ（１５）、数字时钟管理器Ｂ（１６）、中断控制器（１７）、串口控制模块（１８）和内存控制器（２０）组成，该现场可编程门阵列ＦＰＧＡ（１）内部资源的数字时钟管理器ＤＣＭ的时钟信号直接传递到ｍｉｃｒｏｂｌａｚｅ嵌入式处理器软核（１１）模块的相应端口；伪卫星核心逻辑电路（３０）的逻辑信号分别传递到ｍｉｃｒｏｂｌａｚｅ嵌入式处理器软核（１１）模块的各相应端口；一数字时钟管理器Ａ（１５）的输出信号传递到ｍｉｃｒｏｂｌａｚｅ嵌入式处理器软核（１１）的输入端，７５Ｍ晶振时钟输入（５）信号传递到数字时钟管理器Ａ（１５）的输入端；一数字时钟管理器Ｂ（１６）的输出信号传递...

【技术特征摘要】

【专利技术属性】
技术研发人员：翟传润，战兴群，胡华，宋嫡儿，李实，孟祥夫，刘峻宁，张婧，
申请(专利权)人：上海伽利略导航有限公司，
类型：发明
国别省市：31[中国|上海]