基于联合测试工作组JTAG接口的控制系统、方法及装置制造方法及图纸

本申请实施例提供了一种基于联合测试工作组JTAG接口的控制系统、方法及装置，其中，该基于联合测试工作组JTAG接口的控制系统包括：JTAG连接器，JTAG连接器包括第一JTAG接口和第二JTAG接口；第一处理器件，第一处理器件包括第一JTAG输入接口和第一JTAG输出接口；第一控制器件，第一控制器件包括第二JTAG输入接口和第二JTAG输出接口，第二JTAG输出接口与第二JTAG接口连接；第一选通模块，分别与第一JTAG接口、第一JTAG输出接口以及第二JTAG输入接口连接。连接。连接。

【技术实现步骤摘要】
基于联合测试工作组JTAG接口的控制系统、方法及装置


[0001]本申请实施例涉及计算机领域，具体而言，涉及一种基于联合测试工作组JTAG接口的控制系统、方法及装置。

技术介绍

[0002]FPGA（Field Programmable Gate Array，现场可编程门阵列）芯片具有可定制性、低延迟和高性能功耗比，被广泛应用于机器学习推理、图像语音识别、大数据分析、存储虚拟化等等领域。FPGA芯片往往要求不同的电源满足一定的上电时序要求。
[0003]现有技术中，往往采用CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件）芯片控制FPGA的上电时序，并且往往是将FPGA与CPLD的JTAG（Joint Test Action Group，联合测试工作组）接口采用菊花链的连接方式实现单个JTAG连接器接口对多片JTAG逻辑器件进行控制和调试。这样的方式，可能会导致在CPLD中没有程序或者程序错误的时候，FPGA不能正常上电，进而导致CPLD和FPGA之间的JTAG链就不通，JTAG连接器也就连接不上CPLD，进而不能更新CPLD的程序。
[0004]针对相关技术中，在CPLD芯片控制FPGA芯片的上电时序且FPGA上电未完成的情况下，CPLD无法与JTAG连接器连接的技术问题，尚未提出有效的解决方案。

技术实现思路

[0005]本申请实施例提供了一种基于联合测试工作组JTAG接口的控制系统、方法及装置，以至少解决相关技术中在CPLD芯片控制FPGA芯片的上电时序且FPGA上电未完成的情况下，CPLD无法与JTAG连接器连接的问题。
[0006]根据本申请的一个实施例，提供了一种基于联合测试工作组JTAG接口的控制系统，包括：JTAG连接器，所述JTAG连接器包括第一JTAG接口和第二JTAG接口，其中，所述第一JTAG接口用于发送数据，所述第二JTAG接口用于接收数据；第一处理器件，所述第一处理器件包括第一JTAG输入接口和第一JTAG输出接口；第一控制器件，所述第一控制器件包括第二JTAG输入接口和第二JTAG输出接口，所述第二JTAG输出接口与所述第二JTAG接口连接，其中，所述第一控制器件用于控制所述第一处理器件的上电；第一选通模块，分别与所述第一JTAG接口、所述第一JTAG输出接口以及所述第二JTAG输入接口连接，其中，所述第一选通模块用于在所述第一处理器件未上电完成的情况下，将所述第一JTAG接口与所述第二JTAG输入接口连接，在所述第一处理器件上电完成的情况下，断开所述第一JTAG接口与所述第二JTAG输入接口的连接，并将所述第一JTAG输出接口与所述第二JTAG输入接口连接。
[0007]在一个示例性实施例中，还包括：第一电源，与所述第一控制器件、所述第一选通模块以及所述第一处理器件连接，其中，所述第一电源用于在所述第一处理器件未上电完成的情况下，向所述第一选通模块输出第一控制信号，并在所述第一处理器件上电完成的情况下，向所述第一选通模块输出第二控制信号，其中，所述第一控制信号用于控制所述第一选通模块将所述第一JTAG接口与所述第二JTAG输入接口连接，所述第二控制信号用于控
制所述第一选通模块断开所述第一JTAG接口与所述第二JTAG输入接口的连接，并将所述第一JTAG输出接口与所述第二JTAG输入接口连接；其中，所述第一控制器件用于通过所述第一电源控制所述第一处理器件的上电。
[0008]在一个示例性实施例中，所述第一控制器件用于在所述第一控制器件上电完成的情况下，向所述第一电源输出第三控制信号，其中，所述第三控制信号用于控制所述第一电源向所述第一处理器件供电。
[0009]在一个示例性实施例中，所述第一电源包括：第一上电检测模块，其中，所述第一上电检测模块用于检测所述第一处理器件是否上电完成；第一控制信号输出模块，与所述第一上电检测模块连接，其中，所述第一控制信号输出模块用于在所述第一上电检测模块检测到所述第一处理器件未上电完成的情况下，向所述第一选通模块输出所述第一控制信号，并在所述第一上电检测模块检测到所述第一处理器件上电完成的情况下，向所述第一选通模块输出所述第二控制信号。
[0010]在一个示例性实施例中，所述第一JTAG输入接口与所述第一JTAG接口连接。
[0011]在一个示例性实施例中，还包括：第二处理器件，其中，所述第一JTAG接口与所述第二处理器件的JTAG输入接口连接，所述第一JTAG输入接口与所述第二处理器件的JTAG输出接口连接；或者第二处理器件和第三处理器件，其中，所述第一JTAG接口与所述第二处理器件的JTAG输入接口连接，所述第二处理器件的JTAG输出接口与所述第三处理器件的JTAG输入接口连接，所述第一JTAG输入接口与所述第三处理器件的JTAG输出接口连接；或者N个处理器件，其中，N为大于2的正整数，所述第一JTAG接口与所述N个处理器件中的第1个处理器件的JTAG输入接口连接，所述N个处理器件中的第i个处理器件的JTAG输入接口与所述N个处理器件中的第i
‑
1个处理器件的JTAG输出接口连接，所述N个处理器件中的第i个处理器件的JTAG输出接口与所述N个处理器件中的第i+1个处理器件的JTAG输入接口连接，所述第二JTAG接口与所述N个处理器件中的第N个处理器件的JTAG输出接口连接，i为大于或等于2、且小于N的正整数。
[0012]在一个示例性实施例中，还包括：第二处理器件，所述第二处理器件包括第三JTAG输入接口和第三JTAG输出接口，所述第三JTAG输入接口与所述第一JTAG接口连接；第二选通模块，分别与所述第一JTAG接口、所述第三JTAG输出接口以及所述第一JTAG输入接口连接，其中，所述第二选通模块用于在所述第二处理器件未上电完成的情况下，将所述第一JTAG接口与所述第一JTAG输入接口连接，在所述第二处理器件上电完成的情况下，断开所述第一JTAG接口与所述第一JTAG输入接口的连接，并将所述第三JTAG输出接口与所述第一JTAG输入接口连接。
[0013]在一个示例性实施例中，还包括：第二电源，与所述第一控制器件、所述第二选通模块以及所述第二处理器件连接，其中，所述第二电源用于在所述第二处理器件未上电完成的情况下，向所述第二选通模块输出第四控制信号，并在所述第二处理器件上电完成的情况下，向所述第二选通模块输出第五控制信号，其中，所述第四控制信号用于控制所述第二选通模块将所述第一JTAG接口与所述第一JTAG输入接口连接，所述第五控制信号用于控制所述第二选通模块断开所述第一JTAG接口与所述第一JTAG输入接口的连接，并将所述第三JTAG输出接口与所述第一JTAG输入接口连接；其中，所述第一控制器件用于通过所述第二电源控制所述第二处理器件的上电。
[0014]在一个示例性实施例中，所述第一控制器件用于在所述第一控制器件上电完成的情况下，向所述第二电源输出第六控制信号，其中，所述第六控制信号用于控制所述第二电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于联合测试工作组JTAG接口的控制系统，其特征在于，包括：JTAG连接器，所述JTAG连接器包括第一JTAG接口和第二JTAG接口，其中，所述第一JTAG接口用于发送数据，所述第二JTAG接口用于接收数据；第一处理器件，所述第一处理器件包括第一JTAG输入接口和第一JTAG输出接口；第一控制器件，所述第一控制器件包括第二JTAG输入接口和第二JTAG输出接口，所述第二JTAG输出接口与所述第二JTAG接口连接，其中，所述第一控制器件用于控制所述第一处理器件的上电；第一选通模块，分别与所述第一JTAG接口、所述第一JTAG输出接口以及所述第二JTAG输入接口连接，其中，所述第一选通模块用于在所述第一处理器件未上电完成的情况下，将所述第一JTAG接口与所述第二JTAG输入接口连接，在所述第一处理器件上电完成的情况下，断开所述第一JTAG接口与所述第二JTAG输入接口的连接，并将所述第一JTAG输出接口与所述第二JTAG输入接口连接。2.根据权利要求1所述的系统，其特征在于，还包括：第一电源，与所述第一控制器件、所述第一选通模块以及所述第一处理器件连接，其中，所述第一电源用于在所述第一处理器件未上电完成的情况下，向所述第一选通模块输出第一控制信号，并在所述第一处理器件上电完成的情况下，向所述第一选通模块输出第二控制信号，其中，所述第一控制信号用于控制所述第一选通模块将所述第一JTAG接口与所述第二JTAG输入接口连接，所述第二控制信号用于控制所述第一选通模块断开所述第一JTAG接口与所述第二JTAG输入接口的连接，并将所述第一JTAG输出接口与所述第二JTAG输入接口连接；其中，所述第一控制器件用于通过所述第一电源控制所述第一处理器件的上电。3.根据权利要求2所述的系统，其特征在于，所述第一控制器件用于在所述第一控制器件上电完成的情况下，向所述第一电源输出第三控制信号，其中，所述第三控制信号用于控制所述第一电源向所述第一处理器件供电。4.根据权利要求2所述的系统，其特征在于，所述第一电源包括：第一上电检测模块，其中，所述第一上电检测模块用于检测所述第一处理器件是否上电完成；第一控制信号输出模块，与所述第一上电检测模块连接，其中，所述第一控制信号输出模块用于在所述第一上电检测模块检测到所述第一处理器件未上电完成的情况下，向所述第一选通模块输出所述第一控制信号，并在所述第一上电检测模块检测到所述第一处理器件上电完成的情况下，向所述第一选通模块输出所述第二控制信号。5.根据权利要求1所述的系统，其特征在于，所述第一JTAG输入接口与所述第一JTAG接口连接。6.根据权利要求1所述的系统，其特征在于，还包括：第二处理器件，其中，所述第一JTAG接口与所述第二处理器件的JTAG输入接口连接，所述第一JTAG输入接口与所述第二处理器件的JTAG输出接口连接；或者第二处理器件和第三处理器件，其中，所述第一JTAG接口与所述第二处理器件的JTAG输入接口连接，所述第二处理器件的JTAG输出接口与所述第三处理器件的JTAG输入接口连接，所述第一JTAG输入接口与所述第三处理器件的JTAG输出接口连接；或者
N个处理器件，其中，N为大于2的正整数，所述第一JTAG接口与所述N个处理器件中的第1个处理器件的JTAG输入接口连接，所述N个处理器件中的第i个处理器件的JTAG输入接口与所述N个处理器件中的第i
‑
1个处理器件的JTAG输出接口连接，所述N个处理器件中的第i个处理器件的JTAG输出接口与所述N个处理器件中的第i+1个处理器件的JTAG输入接口连接，所述第二JTAG接口与所述N个处理器件中的第N个处理器件的JTAG输出接口连接，i为大于或等于2、且小于N的正整数。7.根据权利要求1所述的系统，其特征在于，还包括：第二处理器件，所述第二处理器件包括第三JTAG输入接口和第三JTAG输出接口，所述第三JTAG输入接口与所述第一JTAG接口连接；第二选通模块，分别与所述第一JTAG接口、所述第三JTAG输出接口以及所述第一JTAG输入接口连接，其中，所述第二选通模块用于在所述第二处理器件未上电完成的情况下，将所述第一JTAG接口与所述第一JTAG输入接口连接，在所述第二处理器件上电完成的情况下，断开所述第一JTAG接口与所述第一JTAG输入接口的连接，并将所述第三JTAG输出接口与所述第一JTAG输入接口连接。8.根据权利要求7所述的系统，其特征在于，还包括：第二电源，与所述第一控制器件、所述第二选通模块以及所述第二处理器件连接，其中，所述第二电源用于在所述第二处理器件未上电完成的情况下，向所述第二选通模块输出第四控制信号，并在所述第二处理器件上电完成的情况下，向所述第二选通模块输出第五控制信号，其中，所述第四控制信号用于控制所述第二选通模块将所述第一JTAG接口与所述第一JTAG输入接口连接，所述第五控制信号用于控制所述第二选通模块断开所述第一JTAG接口与所述第一JTAG输入接口的连接，并将所述第三JTAG输出接口与所述第一JTAG输入接口连接；其中，所述第一控制器件用于通过所述第二电源控制所述第二处理器件的上电。9.根据权利要求8所述的系统，其特征在于，所述第一控制器件用于在所述第一控制器件上电完成的情况下，向所述第二电源输出第六控制信号，其中，所述第六控制信号用于控制所述第二电源向所述第二处理器件供电。10.根据权利要求8所述的系统，其特征在于，所述第二电源包括：第二上电检测模块，其中，所述第二上电检测模块用于检测所述第二处理器件是否上电完成；第二控制信号输出模块，与所述第二上电检测模块连接，其中，所述第二控制信号输出模块用于在所述第二上电检测模块检测到所述第二处理器件未上电完成的情况下，向所述第二选通模块输出所述第四控制信号，并在所述第二上电检测模块检测到所述第二处理器件...

【专利技术属性】
技术研发人员：计晶，刘铁军，刘丹，陈三霞，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：