显示基板及其制作方法、显示装置制造方法及图纸

一种显示基板及其制作方法、显示装置。该显示基板包括：衬底基板以及设置在衬底基板上的移位寄存器单元和第一时钟信号线，第一时钟信号线在衬底基板上沿第一方向延伸，且配置为向移位寄存器单元提供第一时钟信号；移位寄存器单元包括输入电路、输出电路、第一控制电路和输出控制电路；输入电路包括输入晶体管，输入晶体管的有源层为沿第二方向延伸的长条形，第二方向不同于第一方向。该显示基板优化了线路结构的布局，有利于实现显示面板的窄边框设计。计。计。

【技术实现步骤摘要】
显示基板及其制作方法、显示装置
[0001]本申请是申请日为2020年04月10日、申请号为202080000518.9、专利技术名称为“显示基板及其制作方法、显示装置”的专利技术专利申请的分案申请。


[0002]本公开的实施例涉及一种显示基板及其制作方法、显示装置。

技术介绍

[0003]在显示
，例如液晶显示面板或有机发光二极管(Organic Light Emitting Diode,OLED)显示面板的像素阵列通常包括多行栅线和与栅线交错的多列数据线。对栅线的驱动可以通过绑定的集成驱动电路实现。近几年随着非晶硅薄膜晶体管或氧化物薄膜晶体管制备工艺的不断提高，也可以将栅线驱动电路直接集成在薄膜晶体管阵列基板上形成GOA(Gate driver On Array)来对栅线进行驱动。例如，可以采用包括多个级联的移位寄存器单元的GOA为像素阵列的多行栅线提供开关态电压信号(扫描信号)，从而例如控制多行栅线依序打开，并且同时由数据线向像素阵列中对应行的像素单元提供数据信号，以在各像素单元形成显示图像的各灰阶所需要的灰度电压，进而显示一帧图像。

技术实现思路

[0004]本公开至少一实施例提供一种显示基板，包括：衬底基板以及设置在所述衬底基板上的移位寄存器单元和第一时钟信号线，所述第一时钟信号线在所述衬底基板上沿第一方向延伸，且配置为向所述移位寄存器单元提供第一时钟信号；所述移位寄存器单元包括输入电路、输出电路、第一控制电路和输出控制电路；所述输入电路配置为响应于所述第一时钟信号将输入信号输入至第一节点；所述输出电路配置为将输出信号输出至输出端；所述第一控制电路配置为响应于所述第一节点的电平和所述第一时钟信号，控制第二节点的电平；所述输出控制电路配置为在所述第二节点的电平的控制下，对所述输出端的电平进行控制；所述输入电路包括输入晶体管，所述输入晶体管的有源层为沿第二方向延伸的长条形，所述第二方向不同于所述第一方向；所述输入晶体管包括第一栅极、第二栅极和连接所述第一栅极和所述第二栅极的连接电极，所述连接电极包括沿所述第一方向延伸的与所述第一栅极连接的第一部分和与所述第二栅极连接的第二部分，以及沿所述第二方向延伸且连接所述第一部分和所述第二部分的第三部分，所述连接电极的第三部分与所述第一时钟信号线连接以接收所述第一时钟信号。
[0005]例如，在本公开至少一实施例提供的显示基板中，所述第一方向与所述第二方向的夹角在70
°
到90
°
之间。
[0006]例如，在本公开至少一实施例提供的显示基板中，所述输入晶体管的第一极通过沿所述第二方向延伸的第一连接走线与信号输入电极连接以接收所述输入信号。
[0007]例如，在本公开至少一实施例提供的显示基板中，所述移位寄存器单元还包括走线转接电极，所述输入晶体管的第一极与所述走线转接电极的第一端电连接，所述走线转
接电极与所述输入晶体管的有源层位于不同层，所述走线转接电极的第二端与所述第一连接走线的第一端连接，所述走线转接电极与所述第一连接走线位于不同层，所述第一连接走线的第二端与所述信号输入电极电连接，所述走线转接电极与所述信号输入电极位于同一层。
[0008]例如，在本公开至少一实施例提供的显示基板中，所述移位寄存器单元还包括第一绝缘层、第二绝缘层和第三绝缘层，所述第一绝缘层位于所述输入晶体管的有源层和所述第一连接走线之间，所述第二绝缘层和所述第三绝缘层位于所述第一连接走线和所述走线转接电极之间；所述输入晶体管的第一极与所述走线转接电极位于同一层，所述走线转接电极的第二端通过贯穿所述第二绝缘层和所述第三绝缘层的过孔与所述第一连接走线的第一端连接，所述第一连接走线的第二端通过贯穿所述第二绝缘层和所述第三绝缘层的过孔与所述信号输入电极电连接。
[0009]例如，在本公开至少一实施例提供的显示基板中，所述显示基板还包括第二时钟信号线，配置为向所述移位寄存器单元提供第二时钟信号，所述移位寄存器单元还包括第二控制电路，所述第二控制电路与所述第一节点和所述第二节点连接，且配置为在所述第二节点的电平和所述第二时钟信号的控制下，对所述第一节点的电平进行控制。
[0010]例如，在本公开至少一实施例提供的显示基板中，所述第二控制电路包括第一降噪晶体管和第二降噪晶体管；所述第一降噪晶体管的有源层和所述第二降噪晶体管的有源层为一个连续的降噪半导体层，所述降噪半导体层沿所述第一方向延伸，且与所述输入晶体管的有源层在所述第一方向上并排设置，所述第一降噪晶体管的栅极和所述第二降噪晶体管的栅极沿所述第二方向延伸并在所述第一方向上并排设置；所述输入晶体管的第一极连接所述第一节点，所述第一降噪晶体管的栅极连接所述第二节点。
[0011]例如，在本公开至少一实施例提供的显示基板中，所述第二降噪晶体管的栅极通过第三连接走线电连接到所述第二时钟信号线，所述第三连接走线包括第三子连接走线和第四子连接走线，所述第三子连接走线与所述第二降噪晶体管的栅极连接且沿所述第一方向延伸，且所述第三子连接走线在所述衬底基板的正投影与所述第二降噪晶体管的有源层在所述衬底基板上的正投影沿所述第二方向相对并排设置，所述第四子连接走线与所述第三子连接走线和所述第二时钟信号线连接且沿所述第二方向延伸，所述第四子连接走线在所述衬底基板上的正投影位于所述第二降噪晶体管的有源层在所述衬底基板上的正投影远离所述第一降噪晶体管的有源层在所述衬底基板上的正投影的一侧。
[0012]例如，本公开至少一实施例提供的显示基板，还包括第四连接走线、第一绝缘层、第二绝缘层和第三绝缘层，所述第一绝缘层位于所述输入晶体管的有源层和所述输入晶体管的栅极之间，所述第二绝缘层和所述第三绝缘层位于所述输入晶体管的栅极和所述第四连接走线之间；所述第三子连接走线和所述第四子连接走线一体化形成，所述第三子连接走线通过贯穿所述第二绝缘层和所述第三绝缘层的过孔与的所述第四连接走线连接。
[0013]例如，本公开至少一实施例提供的显示基板，还包括第四连接走线、第一绝缘层、第二绝缘层和第三绝缘层，所述第一绝缘层位于所述输入晶体管的有源层和所述输入晶体管的栅极之间，所述第二绝缘层和所述第三绝缘层位于所述输入晶体管的栅极和所述第四连接走线之间；所述第三子连接走线通过贯穿所述第二绝缘层和所述第三绝缘层的过孔与的所述第四连接走线连接，所述第四子连接走线通过贯穿所述第二绝缘层和所述第三绝缘
层的过孔与的所述第四连接走线连接。
[0014]例如，在本公开至少一实施例提供的显示基板中，所述第一控制电路包括第一控制晶体管和第二控制晶体管，所述第一控制晶体管的有源层和所述第二控制晶体管的有源层为一个连续的控制半导体层，所述控制半导体层沿所述第一方向延伸，所述第一控制晶体管的栅极和所述第二控制晶体管的栅极沿所述第二方向延伸且在所述第一方向上并排设置。
[0015]例如，在本公开至少一实施例提供的显示基板中，所述第一控制晶体管的有源层、所述第二控制晶体管的有源层和所述输入晶体管的有源层在所述第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种显示基板，包括：衬底基板，包括显示区以及位于所述显示区至少一侧的周边区域，以及设置在所述衬底基板的周边区域的移位寄存器单元和第一时钟信号线，其中，所述第一时钟信号线在所述衬底基板上沿第一方向延伸，与第一时钟信号端连接以配置为向所述移位寄存器单元提供第一时钟信号；所述移位寄存器单元包括输入电路、输出电路、第一控制电路和输出控制电路；所述输入电路配置为响应于所述第一时钟信号将输入信号输入至第一节点；所述输出电路配置为将输出信号输出至输出端；所述第一控制电路配置为响应于所述第一节点的电平和所述第一时钟信号，控制第二节点的电平；所述输出控制电路配置为在所述第二节点的电平的控制下，对所述输出端的电平进行控制；输出控制电路包括输出控制晶体管和第一电容，所述输出电路包括输出晶体管和第二电容，所述输出控制晶体管的有源层和所述输出晶体管的有源层一体设置并沿所述第一方向延伸，一体设置的所述输出控制晶体管有源层和所述输出晶体管的有源层包括沿不同于所述第一方向的第二方向并排设置的第一输出半导体层和第二输出半导体层，所述第二输出半导体层在所述衬底基板上的正投影位于第一输出半导体层在所述衬底基板上的正投影和所述显示区之间，所述第一输出半导体层在所述衬底基板上的正投影的远离所述显示区的一端包括第一子缺口，所述第二输出半导体层在所述衬底基板上的正投影的靠近所述显示区的一端包括第二子缺口。2.根据权利要求1所述的显示基板，其中，所述输出控制晶体管的栅极所在的电极在所述衬底基板上的投影与所述第一子缺口和所述第二子缺口二者中的至少之一在所述衬底基板上的投影存在交叠。3.根据权利要求1所述的显示基板，其中，所述输出控制晶体管的第一极所在的电极在所述衬底基板上的正投影与所述第一子缺口和所述第二子缺口二者中的至少之一在所述衬底基板上的正投影存在交叠。4.根据权利要求1
‑
3任一所述的显示基板，其中，所述输出控制晶体管的第一极所在的电极在所述衬底基板上的正投影的位于所述第一输出半导体层的远离显示区的一侧的部分包括第一倾斜部，所述第一倾斜部的延伸方向与所述第一方向和所述第二方向均不同。5.根据权利要求1
‑
3任一所述的显示基板，其中，所述输出控制晶体管的第一极所在的电极的位于所述第二输出半导体层的靠近显示区的一侧的部分是第一电容的一极。6.根据权利要求1
‑
3任一所述的显示基板，其中，所述输出控制晶体管的栅极所在的电极包括沿所述第一方向延伸的第一水平部，所述第一水平部的远离所述显示区的一端具有第一子部分，所述第一水平部的第一子部分在所述衬底基板上的正投影位于所述第一子缺口在所述衬底基板上的正投影内；
所述输出控制晶体管的栅极还包括第二倾斜部，所述第二倾斜部与所述第一水平部的第一子部分连接，所述第二倾斜部的延伸方向与所述第一方向和所述第二方向均不同。7.根据权利要求6所述的显示基板，其中，所述第一倾斜部在其延伸方向上的长度大于所述第二倾斜部在其延伸方向上的长度。8.根据权利要求6所述的显示基板，其中，所述第一倾斜部与所述第二倾斜部基本平行。9.根据权利要求5所述的显示基板，其中，所述输入电路包括输入晶体管，所述输入晶体管的第一极通过沿所述第二方向延伸的第一连接走线与信号输入电极连接以接收所述输入信号；所述第一电容的第一极和第二极在衬底基板上的正投影的远离所述显示区的一端包括缺口，所述信号输入电极的用于与所述第一连接走线连接的部分位于所述第一电容的所述缺口中。10.根据权利要求1所述的显示基板，其中，所述移位寄存器单元还包括第二控制电路，所述第二控制电路与所述第一节点和所述第二节点连接，且配置为在所述第二节点的电平和所述第二时钟信号的控制下，对所述第一节点的电平进行控制；所述第二控制电路包括与所述第二节点连接的第一降噪晶体管和与所述第一节点连接的第二降噪晶体管；所述移位寄存器单元还包括第二连接走线，所述第二连接走线包括第一子连接走线，所述第一降噪晶体管的栅极通过过孔与所述第一连接子走线连接；所述显示基板还包括：第二时钟信号线，与第二时钟信号端连接以配置为向所述移位寄存器单元提供第二时钟信号；以及第三连接走线，与所述第二时钟信号线连接；所述第三连接走线包括所述第二降噪晶体管的栅极，所述第三连接走线通过过孔与所述第二时钟信号线连接。11.根据权利要求10所述的显示基板，其中，所述显示基板还包括：第四连接走线，其中，所述输出晶体管的第一极与所述第二时钟信号端电连接，所述第二时钟信号端与所述第四连接走线电连接，所述第四连接走线包括第一部分和第二部分，所述第四连接走线的第一部分和所述第四连接走线第二部分均沿第二方向延伸且在所述第一方向上间隔排列，所述第四连接走线的第一部分位于输出晶体管的栅极的远离所述输出控制晶体管的...

【专利技术属性】
技术研发人员：于鹏飞，白露，代洁，韩林宏，
申请(专利权)人：成都京东方光电科技有限公司，
类型：发明
国别省市：