基于厚膜薄膜集成的耦合检波器及其实现方法技术

基于厚膜薄膜集成的耦合检波器及其实现方法，属于微波射频技术，耦合检波器布局于一层薄膜电路层和多层厚膜电路中，薄膜电路层与第1层厚膜电路之间有空白陶瓷层；相邻厚膜电路之间有陶瓷基板；第一耦合电桥、第一耦合电桥、第一检波二极管、第二检波二极管、第一端口、第二端口、第三端口、第四端口、第一电容、第二电容、第三电容、第四电容在薄膜电路层上；第一电感、第二电感、第三电感、第四电感、第一电阻、第二电阻、第三电阻、第四电阻在中间一层厚膜电路上；第一匹配负载、第二匹配负载在中间另一层厚膜电路上；最下层底面设有钼铜金属层，并贯通设置有多个散热孔。实现双向可互易检波，降低传输和功率损耗，缩小尺寸，利于集成。成。成。

【技术实现步骤摘要】
基于厚膜薄膜集成的耦合检波器及其实现方法


[0001]本申请属于微波射频
，尤其涉及一种基于厚膜薄膜集成的耦合检波器及其实现方法。

技术介绍

[0002]检波器是微波、毫米波技术中的常规部件之一，在微波毫米波信号检测、自动增益控制、功率探测、稳幅的应用中是关键部件，被广泛应用于矢量网络分析仪、六端口网络、微波瞬时接收机、微波遥感探头等整机系统中，检波器将微波功率转化为电压来监测微波功率，微带检波器具有体积小、使用方便、成本低等特点，得到了广泛应用。
[0003]耦合器的精度会影响检波的精度，根据以往设计经验，带状线耦合器只有四分之一波长长度对应的频点附近效果较好，特别是毫米波频段，对耦合器的加工精度要求较高；另外，如果耦合功率过大，耦合线间距较小的情况下，可能会发生局部打火击穿介质的情况；另外，在保证性能前提下的产品小型化一直是微波系统的发展方向之一，在具体电路设计中，通常会遇到空间受限问题。同时，现有技术中利用ALN基板来提高散热性能，但是此种方式的散热仍然不够理想，后期集成化后也会带来系统散热的问题。

技术实现思路

[0004]为了解决上述现有技术的不足，本申请提供一种基于厚膜薄膜集成的耦合检波器及其实现方法，将以检波二极管、匹配负载、衰减电阻、电感等构成的双向可互易耦合检波器布局在不同的厚膜及薄膜层中，且将接地分层设置，并贯通设置与钼铜层连通的散热孔，利于大功率条件下的传输损耗和功率损耗降低，且可以缩小整体尺寸，利于小型化集成和集成后的散热改良。
[0005]为了实现上述目的，本专利技术采用以下技术：一种基于厚膜薄膜集成的耦合检波器，其电路包括第一耦合电桥、第二耦合电桥、第一检波二极管、第二检波二极管；第一耦合电桥的1端连接第一端口，3端连接第一电阻一端，4端连接第一匹配负载后接地，2端连接第二耦合电桥的1端，第二耦合电桥的2端连接第二端口，3端连接第二匹配负载后接地，4端连接第二电阻一端；第一电阻另一端连接第一检波二极管正极端和第一电感一端，第一检波二极管负极端连接第一电容一端和第二电感一端，第二电感另一端连接第二电容一端和第三电阻一端，第三电阻另一端连接第三端口；第二电阻另一端连接第二检波二极管正极端和第三电感一端，第二检波二极管负极端连接第三电容一端和第四电感一端，第四电感另一端连接第四电容一端和第四电阻一端，第四电阻另一端连接第四端口，第二电容、第一电容、第一电感的另一端，以及第三电容、第四电容、第三电感的另一端均接地。
[0006]所述耦合检波器布局于自上而下叠设的一层薄膜电路层和多层厚膜电路中，薄膜电路层与第1层厚膜电路之间设有一空白陶瓷层；相邻两层厚膜电路之间设有一陶瓷基板；第一耦合电桥、第二耦合电桥、第一检波二极管、第二检波二极管、第一端口、第二
端口、第三端口、第四端口、第一电容、第二电容、第三电容、第四电容布局在薄膜电路层上；第一电感、第二电感、第三电感、第四电感、第一电阻、第二电阻、第三电阻、第四电阻布局在中间的一层厚膜电路上；第一匹配负载、第二匹配负载布局在中间的另一层厚膜电路上；最后一层厚膜电路的底面设有一钼铜金属层，从薄膜电路层到钼铜金属层，贯通设置有多个散热孔。
[0007]一种基于厚膜薄膜集成的耦合检波器的实现方法，包括步骤：S1、提供1个空白陶瓷层，对其表面进行减薄、打磨、抛光后，再在其上面按照薄膜工艺加工出薄膜电路层，根据设计需求均加工出相应的过孔；在薄膜电路层上设置第一耦合电桥、第二耦合电桥、第一检波二极管、第二检波二极管、第一端口、第二端口、第三端口、第四端口、第一电容、第二电容、第三电容、第四电容，并使第一耦合电桥的1端连接第一端口，2端连接第二耦合电桥的1端，第二耦合电桥的2端连接第二端口，第一检波二极管负极端连接第一电容一端，第二检波二极管负极端连接第三电容一端；S2、提供4个的陶瓷基板，在顶面分别加工出厚膜电路层，依次为第1层厚膜电路、第2层厚膜电路、第3层厚膜电路、第4层厚膜电路，并在第4层厚膜电路所在的陶瓷基板底面加工出第5层厚膜电路，根据设计需求均加工出相应的过孔；在第2层厚膜电路上设置第一电感、第二电感、第三电感、第四电感、第一电阻、第二电阻、第三电阻、第四电阻，使第一电阻一端连接第一电感一端，第二电感一端连接第三电阻一端，第二电阻一端连接第三电感一端，第四电感一端连接第四电阻一端；在第4层厚膜电路上设置第一匹配负载、第二匹配负载；S3、叠合，将第1层厚膜电路、第2层厚膜电路、第3层厚膜电路、第4层厚膜电路所在陶瓷基板按自上而下的顺序叠合，将空白陶瓷层设于第1层厚膜电路上，并对齐相应过孔，烧结成型；成型后，第一耦合电桥的3端通过过孔连接第一电阻另一端，4端通过过孔连接第一匹配负载一端，第二耦合电桥的3端通过过孔连接第二匹配负载一端，4端通过过孔连接第二电阻另一端，第一匹配负载和第二匹配负载另一端通过过孔连接到第3层厚膜电路上接地，第一电阻一端通过过孔连接第一检波二极管正极端，第一检波二极管负极端通过过孔连接第二电感另一端，第二电感一端通过过孔连接第二电容一端，第三电阻另一端通过过孔连接第三端口；第二电阻一端通过过孔连接第二检波二极管正极端，第二检波二极管负极端通过过孔连接第四电感另一端，第四电感一端通过过孔连接第四电容一端，第四电阻另一端通过过孔连接第四端口；第二电容、第一电容、第一电感的另一端，以及第三电容、第四电容、第三电感的另一端均通过过孔连接到第1层厚膜电路进行接地。
[0008]加工相应的过孔时，一并加工贯通的散热孔，叠合时，在第5层厚膜电路下方叠设一钼铜金属层，然后再进行烧结，成型后，散热孔从薄膜电路层贯通至钼铜金属层。
[0009]本专利技术有益效果在于：1、本申请的耦合检波器电路，其耦合和截止端口是相对于输入端口而言，可实现双向可互易检波，本申请中将耦合电桥、检波二极管、电容、微带传输线等布置在顶层的薄膜电路层上，将电阻、电感布局在中间一层厚膜电路上，将匹配负载布局在中间另一层厚膜
电路上，并且将电容、电感的接地与负载匹配的接地分别布置到中间的不同层的厚膜电路上，以薄膜厚膜集成的多层结构实现耦合检波器，并贯通设置连接到钼铜金属层的散热孔，利于大功率条件下的传输损耗和功率损耗降低，并且可以缩小整体尺寸，利于小型化集成和集成后的散热改良；2、在本申请的耦合检波器实现方式中，利用空白陶瓷层进行打磨、抛光等处理获得平整面，在平整面上利用薄膜工艺加工出薄膜电路层，可确保薄膜电路层的平整性，以克服烧制过程中可能出现的变形等问题，并且利用薄膜电路层特性，易于在其上进行精细电路加工，便于将耦合电桥以印刷方式直接设置在薄膜电路层上，避免单独安装额外的独立耦合器器件，利于保持整体体积的缩小。
附图说明
[0010]图1是本申请实施例的耦合检波器电路结构示例图。
[0011]图2是本申请实施例的耦合检波器布局于厚膜薄膜结构中的结构示意图。
[0012]图3是本申请实施例的薄膜电路层的结构示意图。
[0013]图4是本申请实施例的从薄膜电路层至钼铜金属层的结构示意图。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于厚膜薄膜集成的耦合检波器，其特征在于：耦合检波器的电路包括第一耦合电桥（H1）、第二耦合电桥（H2）、第一检波二极管（D1）、第二检波二极管（D2）；第一耦合电桥（H1）的1端连接第一端口（P1），3端连接第一电阻（R1）一端，4端连接第一匹配负载（RL1）后接地，2端连接第二耦合电桥（H2）的1端，第二耦合电桥（H2）的2端连接第二端口（P2），3端连接第二匹配负载（RL2）后接地，4端连接第二电阻（R2）一端；第一电阻（R1）另一端连接第一检波二极管（D1）正极端和第一电感（L1）一端，第一检波二极管（D1）负极端连接第一电容（C1）一端和第二电感（L2）一端，第二电感（L2）另一端连接第二电容（C2）一端和第三电阻（R3）一端，第三电阻（R3）另一端连接第三端口（P3）；第二电阻（R2）另一端连接第二检波二极管（D2）正极端和第三电感（L3）一端，第二检波二极管（D2）负极端连接第三电容（C3）一端和第四电感（L4）一端，第四电感（L4）另一端连接第四电容（C4）一端和第四电阻（R4）一端，第四电阻（R4）另一端连接第四端口（P4），第二电容（C2）、第一电容（C1）、第一电感（L1）的另一端，以及第三电容（C3）、第四电容（C4）、第三电感（L3）的另一端均接地；所述耦合检波器布局于自上而下叠设的一层薄膜电路层（10）和多层厚膜电路中，薄膜电路层（10）与第1层厚膜电路之间设有一空白陶瓷层（20）；相邻两层厚膜电路之间设有一陶瓷基板（21）；第一耦合电桥（H1）、第二耦合电桥（H2）、第一检波二极管（D1）、第二检波二极管（D2）、第一端口（P1）、第二端口（P2）、第三端口（P3）、第四端口（P4）、第一电容（C1）、第二电容（C2）、第三电容（C3）、第四电容（C4）布局在薄膜电路层（10）上；第一电感（L1）、第二电感（L2）、第三电感（L3）、第四电感（L4）、第一电阻（R1）、第二电阻（R2）、第三电阻（R3）、第四电阻（R4）布局在中间的一层厚膜电路上；第一匹配负载（RL1）、第二匹配负载（RL2）布局在中间的另一层厚膜电路上。2.根据权利要求1所述的基于厚膜薄膜集成的耦合检波器，其特征在于，最后一层厚膜电路的底面设有一钼铜金属层（3），从薄膜电路层（10）到钼铜金属层（3），贯通设置有多个散热孔（31）。3.根据权利要求2所述的基于厚膜薄膜集成的耦合检波器，其特征在于，第二电容（C2）、第一电容（C1）、第一电感（L1）的另一端，以及第三电容（C3）、第四电容（C4）、第三电感（L3）的另一端的接地，均通过不同过孔连接到中间的又一层厚膜电路上。4.根据权利要求3所述的基于厚膜薄膜集成的耦合检波器，其特征在于，第一匹配负载（RL1）、第二匹配负载（RL2）的一端分别通过不同过孔连接到薄膜电路层（10），并在薄膜电路层（10）上通过键合线分别对应连接第一耦合电桥（H1）、第二耦合电桥（H2），第一匹配负载（RL1）、第二匹配负载（RL2）的另一端的接地通过不同过孔连接到中间的再一层厚膜电路上。5.根据权利要求3所述的基于厚膜薄膜集成的耦合检波器，其特征在于，第三电阻（R3）一端通过过孔连接第二电容（C2）一端，第三电阻（R3）另一端通过过孔连接第三端口（P3）；第四电阻（R4）一端通过过孔连接第四电容（C4）一端，第四电阻（R4）另一端通过过孔连接第四端口（P4）；第二电感（L2）一端通过过孔连接第一检波二极管（D1）负极端、第一电容（C1）一端；第四电感（L4）一端通过过孔连接第二检波二极管（D2）负极端、第三电容（C3）一端；
第一电阻（R1）一端通过过孔连接第一耦合电桥（H1），另一端通过过孔连接第一检波二极管（D1）正极端；第二电阻（R2）一端通...

【专利技术属性】
技术研发人员：王韧，胡小龙，
申请(专利权)人：四川斯艾普电子科技有限公司，
类型：发明
国别省市：