RGB阵列芯片制备方法及芯片技术

本发明专利技术涉及芯片制备领域，公开了一种RGB阵列芯片制备方法及芯片，通过本发明专利技术所公布的RGB阵列芯片制备方法所制备的RGB阵列芯片中，通过单一外延结构、绿光以及红光量子点的模式，直接做出一颗RGB阵列芯片，该RGB阵列芯片能与对应显示模块直接完成线路连接及封装，使得micro全彩LED芯片集成方案效率大幅提升，大幅降低了全彩micro的显示成本。幅降低了全彩micro的显示成本。幅降低了全彩micro的显示成本。

【技术实现步骤摘要】
RGB阵列芯片制备方法及芯片


[0001]本专利技术涉及芯片制备领域，提供了一种RGB阵列芯片制备方法及芯片。

技术介绍

[0002]近年来，随着Micro LED技术的不断进步，Micro LED显示器通过RGB实现全彩化一直面临巨大的挑战。
[0003]现有的一种方案中：通过磷化镓基红光LED集成方案实现全彩显示，该方案存在成本高、温度稳定性差，光效和驱动与蓝、绿光Micro LED不兼容等问题，并且传统RGB LED芯片在尺寸进入100微米以内时，RGB封装工艺的复杂度也越来越大。
[0004]另一种方案中，实现全彩的显示方案需要3颗不同外延结构的芯片，通过取放的方法，将蓝光(GaN)、绿光(GaN)、红光(砷化镓)三种不同材质的芯片集成在一个像素单元内，该方案的生产效率较为低下。并且当尺寸做到micro全彩方案时，由于分辨率提升，像素增加，导致集成的成本大幅提高。

技术实现思路

[0005]本专利技术提供了一种RGB阵列芯片制备方法及芯片，以解决
技术介绍
中所存在的问题，提供一种降低工艺复杂度以及集成成本、提高生产效率并且能够实现全彩显示方案的芯片制备方法。
[0006]根据本专利技术的第一方面，提供了一种RGB阵列芯片制备方法，包括：
[0007]S1：提供一DPSS衬底，所述DPSS衬底包括生长基底以及位于所述生长基底上的图形化的掩膜层，并在所述DPSS衬底的图形化的掩膜层上进行外延生长，形成外延层；所述外延层包括由下往上依次形成在所述DPSS衬底上的过渡层、N型外延层、发光层以及P型外延层；
[0008]S2：在所述外延层上进行刻蚀，以在所述外延层上形成多个台阶并形成第一沟槽；所述第一沟槽贯穿所述外延层以及所述掩膜层直至所述生长基底，以形成多个LED像素单元；
[0009]S3：在所述台阶上制备第一导电层，以及在所述第一导电层上制备第一P电极；
[0010]S4：将所述第二导电层粘合至一临时基板上，并去除所述生长基底；
[0011]S5：对所述外延层进行减薄处理；
[0012]S6：将减薄后的外延层与一二次衬底键合；
[0013]S7：对所述二次衬底进行刻蚀，以在所述二次衬底上形成第二沟槽；所述第二沟槽的位置与所述外延层上的第一沟槽的位置相错开；
[0014]S8：在所述第二沟槽的内壁上制备反射镜，并在所述第二沟槽内填充量子点材料；
[0015]S9：去除所述临时基板；
[0016]S10：在所述台阶边缘以及在所述外延层边缘上制备若干第一N电极；
[0017]S11：提供一CMOS基板，所述CMOS基板上包括若干第二P电极以及若干第二N电极；
并将所述第一P电极与所述第二P电极对应键合，第一N电极与所述第二N电极对应键合，得到RGB阵列芯片。
[0018]可选的，在步骤S3中，所述第一导电层为透明导电层，所述第二导电层为金属导电层。
[0019]可选的，所述透明导电层的材料为：金属膜系材料或氧化物膜系材料或高分子膜系材料；
[0020]所述金属导电层的材料为：金属材料或合金材料或复合金属材料。
[0021]可选的，在步骤S4中，通过有机胶水将所述第一P电极与所述临时基板粘合。
[0022]可选的，在步骤S5中，通过抛光或ICP减薄以去除所述DPSS衬底上的图形化的掩膜层以及所述掩膜层上的过渡层。
[0023]可选的，在步骤S6中，所述二次衬底的材料为：玻璃材料或石英材料。
[0024]可选的，在步骤S7中，所述第二沟槽的形状为圆台形，并且靠近所述外延层的一面为下底面，远离所述外延层的一面为上底面，所述上底面的面积大于所述下底面的面积；所述圆台的母线与所述外延层形成的夹角大于45度并且小于85度；且各第二沟槽的形状一致。
[0025]可选的，在步骤S9中，去除所述临时基板的方式至少包括以下之一：加热、激光、溶解。
[0026]可选的，在步骤S6以及步骤S11中，实现与所述键合的方式至少包括以下之一：高温键合、高压键合、真空键合。
[0027]根据本专利技术的第二方面，还提供了一种RGB阵列芯片，根据本专利技术第一方面所述的RGB阵列芯片制备方法制得。
[0028]本专利技术所提供的RGB阵列芯片制备方法中，通过单一外延结构+绿光、红光量子点的模式，直接做出一颗RGB 3色阵列芯片，通过该方法所制备出的芯片能够与对应显示模块直接完成线路连接及封装，使得micro全彩LED芯片集成方案效率大幅提升，大幅降低全彩micro显示成本。
[0029]并且在本专利技术所提供的RGB阵列芯片制备方法中，能解决传统取放集成三色的全彩显示方案的缺陷，使得工艺方案更简单高效，同时生产成本大幅降低。
附图说明
[0030]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0031]图1是本专利技术实施例提供的一种RGB阵列芯片制备方法的流程示意图；
[0032]图2是本专利技术实施例提供的根据一种RGB阵列芯片制备方法制作的不同工艺阶段的器件的结构示意图一；
[0033]图3是本专利技术实施例提供的根据一种RGB阵列芯片制备方法制作的不同工艺阶段的器件的结构示意图二；
[0034]图4是本专利技术实施例提供的根据一种RGB阵列芯片制备方法制作的不同工艺阶段
的器件的结构示意图三；
[0035]图5是本专利技术实施例提供的根据一种RGB阵列芯片制备方法制作的不同工艺阶段的器件的结构示意图四；
[0036]图6是本专利技术实施例提供的根据一种RGB阵列芯片制备方法制作的不同工艺阶段的器件的结构示意图五；
[0037]图7是本专利技术实施例提供的根据一种RGB阵列芯片制备方法制作的不同工艺阶段的器件的结构示意图六；
[0038]图8是本专利技术实施例提供的根据一种RGB阵列芯片制备方法制作的不同工艺阶段的器件的结构示意图七；
[0039]图9是本专利技术实施例提供的根据一种RGB阵列芯片制备方法制作的不同工艺阶段的器件的结构示意图八；
[0040]图10是本专利技术实施例提供的根据一种RGB阵列芯片制备方法制作的不同工艺阶段的器件的结构示意图九；
[0041]附图标注说明：
[0042]100
‑
DPSS衬底；
[0043]101
‑
生产基底；
[0044]102
‑
图形化的掩膜层；
[0045]200
‑
外延层；
[0046]201
‑
过渡层；
[0047]202
‑
N型外延层；
[0048]203
‑
发光本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种RGB阵列芯片制备方法，其特征在于，包括：S1：提供一DPSS衬底，所述DPSS衬底包括生长基底以及位于所述生长基底上的图形化的掩膜层，并在所述DPSS衬底的图形化的掩膜层上进行外延生长，形成外延层；所述外延层包括由下往上依次形成在所述DPSS衬底上的过渡层、N型外延层、发光层以及P型外延层；S2：在所述外延层上进行刻蚀，以在所述外延层上形成多个台阶并形成第一沟槽；所述第一沟槽贯穿所述外延层以及所述掩膜层直至所述生长基底，以形成多个LED像素单元；S3：在所述台阶上制备第一导电层，以及在所述第一导电层上制备第一P电极；S4：将所述第一P电极粘合至一临时基板上，并去除所述生长基底；S5：对所述外延层进行减薄处理；S6：将减薄后的外延层与一二次衬底键合；S7：对所述二次衬底进行刻蚀，以在所述二次衬底上形成第二沟槽；所述第二沟槽的位置与所述外延层上的第一沟槽的位置相错开；S8：在所述第二沟槽的内壁上制备反射镜，并在所述第二沟槽内填充量子点材料；S9：去除所述临时基板；S10：在所述台阶边缘以及在所述外延层边缘上制备若干第一N电极；S11：提供一CMOS基板，所述CMOS基板上包括若干第二P电极以及若干第二N电极；并将所述第一P电极与所述第二P电极对应键合，第一N电极与所述第二N电极对应键合，得到RGB阵列芯片。2.根据权利要求1所述的RGB阵列芯片制备方法，其特征在于，在步骤S3中，所述第一导电层为透明导电层。3.根...

【专利技术属性】
技术研发人员：郝茂盛，陈朋，袁根如，张楠，马后永，马艳红，岑岗，魏帅帅，
申请(专利权)人：上海芯元基半导体科技有限公司，
类型：发明
国别省市：