一种信号延时调节芯片、方法、设备及存储介质技术

本公开提供了一种信号延时调节芯片、方法、设备及存储介质，所述芯片包括：系统锁相环，用于生成多个相位的时钟信号；时钟相位选择器，用于基于预设的时钟选择信号与时钟信号之间的对应关系，从多个相位的时钟信号中，确定出目标时钟选择信号对应的目标相位的时钟信号；时钟相位发送器，用于根据目标相位的时钟信号调节发送给外部DDR存储器的待发送信号的相位，并将调节相位后的待发送信号发送至外部DDR存储器。该芯片不需要额外集成锁相环，可以直接利用芯片的系统锁相环生成的多个相位的时钟信号，用于调节发送给外部DDR存储器的待发送信号的相位，简化了芯片结构，减小了芯片面积，从而降低了芯片功耗。从而降低了芯片功耗。从而降低了芯片功耗。

【技术实现步骤摘要】
一种信号延时调节芯片、方法、设备及存储介质


[0001]本公开涉及芯片
，尤其涉及一种信号延时调节芯片、方法、设备及存储介质。

技术介绍

[0002]双倍速率同步动态随机存储器已逐步发展出DDR（Double Data Rate，双倍数据速率）1、DDR2、DDR3、DDR4等几代DDR存储器芯片。DDR PHY（Double Data Rate Physical Interface，双倍速率同步动态随机存储器物理层接口）作为SOC（System on Chip，系统级芯片）和外部DDR存储器之间进行数据传输的通道，其功能之一是支持对传输信号的延时进行调节。
[0003]传统的调节信号延时的方法是在DDR PHY内部集成一个或多个Deskew_PLL（deskew phase
‑
locked loop，倾斜矫正锁相环）或者DLL（Delay Loop Lock，延迟锁相环）产生多相位时钟，来实现信号延时的调节。
[0004]然而这种通过在DDR PHY内部集成Deskew_PLL或者DLL来调节信号延时的方式，会导致芯片面积和功耗的增加。因此，如何在不增加芯片面积和功耗的前提下实现信号延时的调节成为了一个亟待解决的问题。

技术实现思路

[0005]本公开提供了一种信号延时调节芯片、方法、设备及存储介质，以至少解决现有技术中存在的以上技术问题。
[0006]根据本公开的第一方面，提供了一种信号延时调节芯片，所述芯片包括：系统锁相环，用于生成多个相位的时钟信号；时钟相位选择器，用于基于预设的时钟选择信号与时钟信号之间的对应关系，从所述多个相位的时钟信号中，确定出目标时钟选择信号对应的目标相位的时钟信号，其中，所述目标时钟选择信号为反映了外部DDR存储器与所述芯片之间的信号时延的信号；时钟相位发送器，用于根据所述目标相位的时钟信号调节发送给所述外部DDR存储器的待发送信号的相位，并将调节相位后的待发送信号发送至所述外部DDR存储器。
[0007]在一可实施方式中，所述时钟相位选择器，具体用于根据预设的时钟选择信号与时钟信号之间的对应关系，确定目标时钟选择信号对应的时钟信号是否为预设类型的时钟信号；如果是，将预设相位的时钟信号确定为所述目标时钟选择信号对应的目标相位的时钟信号；如果否，根据所述目标时钟选择信号的相位信息，从所述多个相位的时钟信号中确定出相位满足所述相位信息的时钟信号，作为所述目标时钟选择信号对应的目标相位的时钟信号。
[0008]在一可实施方式中，所述时钟相位选择器，具体用于将预设的时钟门控使能信号设置为0；基于预设的时钟选择信号与时钟信号之间的对应关系，从所述芯片的系统锁相环生成的多个相位的时钟信号中，确定出与所述目标时钟选择信号对应的目标相位的时钟信
号；将预设的时钟门控使能信号设置为1，以使所述目标相位的时钟信号被正常输出；其中，所述时钟门控使能信号用于控制时钟信号的输出，时钟门控使能信号为0表示不输出时钟信号，时钟门控使能信号为1表示正常输出时钟信号。
[0009]根据本公开的第二方面，提供了一种信号延时调节方法，应用于信号延时调节芯片，所述方法包括：当监测到延时调节条件被触发时，确定目标时钟选择信号，其中，所述目标时钟选择信号为反映了外部DDR存储器与所述信号延时调节芯片之间的信号时延的信号；基于预设的时钟选择信号与时钟信号之间的对应关系，从所述芯片的系统锁相环生成的多个相位的时钟信号中，确定出与所述目标时钟选择信号对应的目标相位的时钟信号；根据所述目标相位的时钟信号调节发送给外部DDR存储器的待发送信号的相位，并将调节相位后的待发送信号发送至所述外部DDR存储器。
[0010]在一可实施方式中，所述基于预设的时钟选择信号与时钟信号之间的对应关系，从所述芯片的系统锁相环生成的多个相位的时钟信号中，确定出与所述目标时钟选择信号对应的目标相位的时钟信号，包括：根据预设的时钟选择信号与时钟信号之间的对应关系，确定目标时钟选择信号对应的时钟信号是否为预设类型的时钟信号；如果是，将预设相位的时钟信号确定为所述目标时钟选择信号对应的目标相位的时钟信号；如果否，根据所述目标时钟选择信号的相位信息，从所述多个相位的时钟信号中确定出相位满足所述相位信息的时钟信号，作为所述目标时钟选择信号对应的目标相位的时钟信号。
[0011]在一可实施方式中，所述基于预设的时钟选择信号与时钟信号之间的对应关系，从所述芯片的系统锁相环生成的多个相位的时钟信号中，确定出与所述目标时钟选择信号对应的目标相位的时钟信号，包括：将预设的时钟门控使能信号设置为0；其中，所述时钟门控使能信号用于控制时钟信号的输出，时钟门控使能信号为0表示不输出时钟信号，时钟门控使能信号为1表示正常输出时钟信号；基于预设的时钟选择信号与时钟信号之间的对应关系，从所述芯片的系统锁相环生成的多个相位的时钟信号中，确定出与所述目标时钟选择信号对应的目标相位的时钟信号；将预设的时钟门控使能信号设置为1，以使所述目标相位的时钟信号被正常输出。
[0012]根据本公开的第三方面，提供了一种电子设备，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本公开所述的方法。
[0013]根据本公开的第四方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使计算机执行本公开所述的方法。
[0014]本公开的信号延时调节芯片、方法、设备及存储介质，不需要在芯片中额外集成Deskew_PLL或者DLL，可以直接利用芯片的系统锁相环生成的多个相位的时钟信号，通过时钟相位选择器选择出目标相位的时钟信号，用于调节发送给外部DDR存储器的待发送信号的相位。因此，本公开提供的信号延时调节芯片相比传统的集成了Deskew_PLL或者DLL的芯片，简化了芯片结构，减小了芯片面积，从而降低了芯片功耗。
[0015]应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0016]通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，其中：在附图中，相同或对应的标号表示相同或对应的部分。
[0017]图1示出了DDR PHY的一种应用示意图；图2示出了一种传统的调节信号延时的芯片结构示意图；图3示出了另一种传统的调节信号延时的芯片结构示意图；图4示出了本公开实施例提供的信号延时调节芯片的一种结构示意图；图5示出了本公开实施例提供的时钟设计示意图；图6示出了本公开实施例提供的信号延时调节芯片的系统锁相环生成的多个相位的时钟信号的波形示意图；图7示出了本公开实施例提供的信号延时调节芯片的时钟相位选择器的结构示意图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号延时调节芯片，其特征在于，所述芯片包括：系统锁相环，用于生成多个相位的时钟信号；时钟相位选择器，用于基于预设的时钟选择信号与时钟信号之间的对应关系，从所述多个相位的时钟信号中，确定出目标时钟选择信号对应的目标相位的时钟信号，其中，所述目标时钟选择信号为反映了外部DDR存储器与所述芯片之间的信号时延的信号；时钟相位发送器，用于根据所述目标相位的时钟信号调节发送给所述外部DDR存储器的待发送信号的相位，并将调节相位后的待发送信号发送至所述外部DDR存储器。2.根据权利要求1所述的芯片，其特征在于，所述时钟相位选择器，具体用于根据预设的时钟选择信号与时钟信号之间的对应关系，确定目标时钟选择信号对应的时钟信号是否为预设类型的时钟信号；如果是，将预设相位的时钟信号确定为所述目标时钟选择信号对应的目标相位的时钟信号；如果否，根据所述目标时钟选择信号的相位信息，从所述多个相位的时钟信号中确定出相位满足所述相位信息的时钟信号，作为所述目标时钟选择信号对应的目标相位的时钟信号。3.根据权利要求1所述的芯片，其特征在于，所述时钟相位选择器，具体用于将预设的时钟门控使能信号设置为0；基于预设的时钟选择信号与时钟信号之间的对应关系，从所述芯片的系统锁相环生成的多个相位的时钟信号中，确定出与所述目标时钟选择信号对应的目标相位的时钟信号；将预设的时钟门控使能信号设置为1，以使所述目标相位的时钟信号被正常输出；其中，所述时钟门控使能信号用于控制时钟信号的输出，时钟门控使能信号为0表示不输出时钟信号，时钟门控使能信号为1表示正常输出时钟信号。4.一种信号延时调节方法，其特征在于，应用于信号延时调节芯片，所述方法包括：当监测到延时调节条件被触发时，确定目标时钟选择信号，其中，所述目标时钟选择信号为反映了外部DDR存储器与所述信号延时调节芯片之间的信号时延的信号；基于预设的时钟选择信号与时钟信号之间的对应关系，从所述芯片的系统锁相环生成的多个相位的时钟信号中，确定出与所述目标时钟选择信号对应的目标相位的时钟信号；根据所述...

【专利技术属性】
技术研发人员：张杰，
申请(专利权)人：南京芯驰半导体科技有限公司，
类型：发明
国别省市：