数据和时钟间相位差校正方法、接收器、芯片和设备技术

本申请涉及一种数据和时钟间相位差校正方法，包括接收器基于CLK信号对IO信号进行二级同步，得到IO同步信号；根据IO同步信号，得到起始位下降沿脉冲信号，进而设置起始位使能信号；从而得到接收器与IO信号的延迟时长；接收器接收到的字符帧的校验位错误时，确定补偿时刻，根据延时时长，在补偿时刻接管数据线，将数据线驱动为低电平，以使发送器重新发送字符帧。本申请接收器能够更好的接收数据线上的起始位，对通信的另一方时序要求更小，可以和更多的产品进行通信。避免了发送器可能出现的误判断和双向驱动等情况，使得双方通信能够稳定地进行，提高了接口的性能，增强了兼容性。本申请还涉及一种接收器、芯片和设备。芯片和设备。芯片和设备。

【技术实现步骤摘要】
数据和时钟间相位差校正方法、接收器、芯片和设备


[0001]本申请涉及计算机
，尤其涉及数据和时钟间相位差校正方法、接收器、芯片和设备。

技术介绍

[0002]智能卡及其读卡器系统广泛应用于移动通信、金融支付、交通出行和公共事业等领域。通常，接触式智能卡及其与读卡器进行信息交换是以ISO7816协议为标准的，包括PSAM卡、SAM卡、SIM卡等，均符合ISO7816协议。
[0003]在传统的设计中，以ISO7816协议为标准的接口作为接收器时，通常认为接收到的数据和时钟线是同步的，但是由于芯片内部逻辑路径的不同、实际传输的损失以及接口的不规范等原因，接收器接收到的数据和时钟线总是存在相位差，且当相位差较大时，造成接收器无法正确接收数据线上的起始位，从而接口之间根本无法正常通信，这使得传统设计的以ISO7816协议为标准的接口的通信兼容性很差。

技术实现思路

[0004]本申请实施例提供了数据和时钟间相位差校正方法、接收器、芯片和设备。所述技术方案如下：
[0005]第一方面，本申请实施例提供了一种数据和时钟间相位差校正方法，包括：
[0006]接收器基于CLK信号对IO信号进行二级同步，得到IO同步信号；
[0007]根据所述IO同步信号，得到起始位下降沿脉冲信号；
[0008]所述接收器的硬件逻辑单元根据所述起始位下降沿脉冲信号，设置起始位使能信号；
[0009]获取所述IO同步信号和所述IO信号的起始位下降沿之间的同步延迟，计算所述IO同步信号和所述起始位使能信号之间的逻辑延迟，根据所述同步延迟和所述逻辑延迟，得到所述接收器与所述IO信号的延迟时长；
[0010]所述接收器判断所述字符帧的校验位是否错误；
[0011]若是，所述接收器根据第一预设时刻和所述延时时长，确定接管所述数据线的补偿时刻，并在所述补偿时刻接管所述数据线，将所述数据线驱动为低电平，以使得发送器重新发送所述字符帧。
[0012]第二方面，本申请实施例提供了一种接收器，所述接收器包括第一处理单元、第二处理单元、第三处理单元、第四处理单元和第五处理单元；
[0013]所述第一处理单元，用于基于CLK信号对IO信号进行二级同步，得到IO同步信号；
[0014]所述第二处理单元，用于根据所述IO同步信号，得到起始位下降沿脉冲信号；
[0015]所述第三处理单元，用于所述接收器的硬件逻辑单元根据所述起始位下降沿脉冲信号，设置起始位使能信号；
[0016]所述第四处理单元，用于获取所述IO同步信号和所述IO信号的起始位下降沿之间
的同步延迟，计算所述IO同步信号和所述起始位使能信号之间的逻辑延迟，根据所述同步延迟和所述逻辑延迟，得到所述接收器与所述IO信号的延迟时长；
[0017]所述第五处理单元，用于判断所述字符帧的校验位是否错误；
[0018]若是，所述接收器根据第一预设时刻和所述延时时长，确定接管所述数据线的补偿时刻，并在所述补偿时刻接管所述数据线，将所述数据线驱动为低电平，以使得发送器重新发送所述字符帧。
[0019]第三方面，本申请实施例提供了一种芯片，所述芯片配置为接收器，所述接收器执行第一方面所述的数据和时钟间相位差校正方法。
[0020]第四方面，本申请实施例提供了一种设备，所述设备包括接收器，所述接收器执行第一方面所述的数据和时钟间相位差校正方法。
[0021]本申请一些实施例提供的技术方案带来的有益效果至少包括：
[0022]本申请实施例提供的一种数据和时钟间相位差校正方法，采用数据线同步设计，对时钟线和数据线进行同步处理，使得接收器能够更好的接收数据线上的起始位，进行正常的通信，对通信的另一方时序要求更小，可以和更多的产品进行通信。此外，通过接收器对错误信号做补偿处理，避免了发送器可能出现的误判断和双向驱动等情况，使得双方通信能够稳定地进行，更进一步提高了以ISO7816协议为标准的接口的性能，增强了兼容性。
附图说明
[0023]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024]图1是本申请实施例提供的数据和时钟间相位差校正方法的流程示意图；
[0025]图2是本申请实施例提供的数据和时钟间相位差校正方法的流程示意图；
[0026]图3是本申请实施例提供的字符帧结构示意图；
[0027]图4是本申请实施例提供的利用数据和时钟间相位差校正方法进行补偿数据帧的示意图；
[0028]图5是本申请实施例提供的接收器出现的数据和时钟间相位差的示意图；
[0029]图6是本申请实施例提供的接收器经过二次同步后数据和时钟间相位差的示意图；
[0030]图7是本申请另一实施例提供的数据和时钟间相位差校正方法的流程示意图；
[0031]图8是本申请另一实施例提供的一种接收器的模块示意图。
具体实施方式
[0032]为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例方式作进一步地详细描述。
[0033]下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法
的例子。
[0034]在本申请的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。此外，在本申请的描述中，除非另有说明，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
[0035]实施例一：
[0036]下面将结合附图1，对本申请实施例提供的一种数据和时钟间相位差校正方法进行详细介绍。
[0037]本申请实施例提供的一种数据和时钟间相位差校正方法，包括以下步骤：
[0038]S1、接收器基于CLK信号对IO信号进行二级同步，得到IO同步信号。
[0039]S2、根据IO同步信号，得到起始位下降沿脉冲信号。
[0040]S3、接收器的硬件逻辑单元根据起始位下降沿脉冲信号，设置起始位使能信号。
[0041]S4、获取IO同步信号和IO信号的起始位下降沿之间的同步延迟，计算IO同步信号和起始位使能信号之间的逻辑延迟，根据同步延迟和逻辑延迟，得到接收器与IO信号的延迟时长。
[0042]S本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据和时钟间相位差校正方法，其特征在于，所述方法包括：接收器基于CLK信号对IO信号进行二级同步，得到IO同步信号；根据所述IO同步信号，得到起始位下降沿脉冲信号；所述接收器的硬件逻辑单元根据所述起始位下降沿脉冲信号，设置起始位使能信号；获取所述IO同步信号和所述IO信号的起始位下降沿之间的同步延迟，计算所述IO同步信号和所述起始位使能信号之间的逻辑延迟，根据所述同步延迟和所述逻辑延迟，得到所述接收器与所述IO信号的延迟时长；所述接收器判断字符帧的校验位是否错误；若是，所述接收器根据第一预设时刻和延时时长，确定接管数据线的补偿时刻，并在所述补偿时刻接管所述数据线，将所述数据线驱动为低电平，以使得发送器重新发送所述字符帧。2.根据权利要求1所述的方法，其特征在于，所述接收器根据第一预设时刻和所述延时时长，确定接管所述数据线的补偿时刻，具体包括：所述接收器将所述接收器的第一预设时刻提前所述延时时长，得到所述接收器接管所述数据线的补偿时刻，使得所述补偿时刻对应所述CLK信号的位置与所述IO信号的第一预设时刻对应所述CLK信号的位置重合。3.根据权利要求1所述的方法，其特征在于，所述将所述数据线驱动为低电平，以使得发送器重新发送所述字符帧，具体包括：将所述数据线驱动为低电平，以使得所述发送器在第二预设时刻进行检测，在第三预设时刻重新发送所述字符帧。4.根据权利要求1所述的方法，其特征在于，所述根据所述IO同步信号，得到起始位下降沿脉冲信号，具体包括：将IO同步信号取反后，与采样所述IO同步信号得到的采样信号进行与运算，得到所述起始位下降沿脉冲信号。5.根据权利要求1所述的方法，其特征在于，所述接收器的硬件逻辑单元根据所述起始位下降沿脉冲信号，设置起始位使能信号，具体包括：所述起始位下降沿脉冲信号是1时，设置所述起始位使能信号是1。6.根据权利要求1所述的方法，其特征在于，所述接收器接管所述数据线后，还...

【专利技术属性】
技术研发人员：张建龙，郎晓光，吴晓彤，王新龙，
申请(专利权)人：北京宏思电子技术有限责任公司，
类型：发明
国别省市：