接口短时驱动实现方法、装置、发送器和接收器制造方法及图纸

本申请涉及一种接口短时驱动实现方法和装置，包括发送器驱动数据线到高电平，释放数据线，通过上拉电阻保持数据线的高电平，接收器对接收到的字符帧的奇偶校验位进行校验结果是错误，接管数据线，驱动数据线为低电平持续第二时间片，驱动数据线处于高电平，释放数据线，发送器在第一预设时刻检测数据线的状态，根据数据线的状态，确定发送下一字符帧或重新发送字符帧。本申请通过短时驱动数据线的方式，避免了现有技术中接口配置为发送器或接收器时，因数据线未及时拉高到预设电平位导致的通信错误。同时，本申请使接口达到更优的性能，无需外接上拉电阻元件，且能兼容更小的F/D参数，使得接口的性能提升更高。本申请还涉及接收器和发送器。接收器和发送器。接收器和发送器。

【技术实现步骤摘要】
接口短时驱动实现方法、装置、发送器和接收器


[0001]本申请涉及计算机
，尤其涉及接口短时驱动实现方法、装置、发送器和接收器。

技术介绍

[0002]智能卡及其读卡器系统广泛应用于移动通信、金融支付、交通出行和公共事业等领域。通常，接触式智能卡及其与读卡器进行信息交换是以ISO7816协议为标准的，包括PSAM卡、SAM卡、SIM卡等，均符合ISO7816协议。
[0003]传统符合ISO7816协议的接口设计方案，芯片配置为发送器时，当数据接收错误且未在规定时刻将数据线拉高到高电平时，导致发送器判断失误，无法正常通信。芯片配置为接收器时，当检测到数据接收错误且未在规定时刻将数据线拉高到高电平，发送器发送数据帧的起始位是低电平时，接收器无法检测到正确的帧结构，导致通信错误，从而造成智能卡的接口通信性能低。

技术实现思路

[0004]本申请实施例提供了接口短时驱动实现方法、装置、发送器和接收器。所述技术方案如下：
[0005]第一方面，本申请实施例提供了一种接口短时驱动实现方法，发送器和接收器基于同一数据线进行数据传输，所述方法包括：
[0006]所述发送器检测发送字符帧的奇偶校验位的值是逻辑0时，从所述字符帧的保护位开始位置驱动所述数据线到高电平状态并维持第一时间片后，释放所述数据线，通过上拉电阻保持所述数据线的高电平状态；
[0007]所述接收器对接收到的字符帧的奇偶校验位进行校验，若校验结果是错误，从第二预设时刻开始接管数据线，先驱动所述数据线是低电平状态并持续第二时间片或第三时间片，再驱动所述数据线处于高电平状态并持续第四时间片后，释放所述数据线；
[0008]所述发送器在第一预设时刻检测所述数据线的状态，根据所述数据线的状态，确定发送下一字符帧或重新发送所述字符帧。
[0009]第二方面，本申请实施例提供了一种接口短时驱动实现方法，所述方法包括：
[0010]所述发送器检测发送字符帧的奇偶校验位的值是逻辑0时，从所述字符帧的保护位开始位置驱动所述数据线到高电平状态并维持第一时间片后，释放所述数据线，通过上拉电阻保持所述数据线的高电平状态，以使得接收器对接收的所述字符帧进行校验，并根据校验结果改变所述数据线的状态；
[0011]所述发送器在第一预设时刻检测所述数据线的状态，并根据所述数据线的状态，确定发送下一字符帧或重新发送所述字符帧。
[0012]第三方面，本申请实施例提供了一种接口短时驱动实现方法，所述方法包括：
[0013]当所述数据线出现下降沿时，所述接收器开始接收字符帧；
[0014]所述接收器对接收到的字符帧的奇偶校验位进行校验，若校验结果是错误，从第二预设时刻开始接管数据线，先驱动所述数据线是低电平状态并持续第二时间片或第三时间片，再驱动所述数据线处于高电平状态并持续第四时间片后，释放所述数据线，以使得发送器进行字符帧的重新发送。
[0015]第四方面，本申请实施例提供了一种接口短时驱动实现装置，包括第一处理单元、第二处理单元；
[0016]所述第一处理单元，用于检测发送字符帧的奇偶校验位的值是逻辑0时，从所述字符帧的保护位开始位置驱动所述数据线到高电平状态并维持第一时间片后，释放所述数据线，通过上拉电阻保持所述数据线的高电平状态，以使得接收器对接收的所述字符帧进行校验，并根据校验结果改变所述数据线的状态；
[0017]所述第二处理单元，用于在第一预设时刻检测所述数据线的状态，并根据所述数据线的状态，确定发送下一字符帧或重新发送所述字符帧。
[0018]第五方面，本申请实施例提供了一种接口短时驱动实现装置，包括第三处理单元、第四处理单元；
[0019]所述第三处理单元，用于当所述数据线出现下降沿时，所述接收器开始接收字符帧；
[0020]所述第四处理单元，用于所述接收器对接收到的字符帧的奇偶校验位进行校验，若校验结果是错误，从第二预设时刻开始接管数据线，先驱动所述数据线是低电平状态并持续第二时间片或第三时间片，再驱动所述数据线处于高电平状态并持续第四时间片后，释放所述数据线，以使得发送器进行字符帧的重新发送。
[0021]第六方面，本申请实施例提供了一种发送器，至少包括存储器和处理器；其中，所述处理器，用于执行如上第二方面所述的接口短时驱动实现方法；所述存储器，用于存储处理器执行操作所需的程序。
[0022]第七方面，本申请实施例提供了一种接收器，至少包括存储器和处理器；其中，所述处理器，用于执行如上第三方面所述的接口短时驱动实现方法；所述存储器，用于存储处理器执行操作所需的程序。
[0023]第七方面，本申请实施例提供了一种芯片系统，所述芯片系统中的第一芯片配置为接收器，所述芯片系统中的第二芯片配置为发送器，发送器和接收器基于同一数据线进行数据传输，所述芯片系统执行上述第一方面所述的接口短时驱动实现方法。
[0024]本申请一些实施例提供的技术方案带来的有益效果至少包括：
[0025]本申请实施例提供的一种接口短时驱动实现方法，通过短时驱动数据线的方式，避免了现有技术中接口配置为发送器或接收器时，因数据线未及时拉高到预设电平位导致的通信错误。同时，本申请使接口达到更优的性能，无需外接上拉电阻元件，且能兼容更小的F/D参数，使得接口的性能提升更高。
附图说明
[0026]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以
根据这些附图获得其他的附图。
[0027]图1是本申请实施例提供的一种接口短时驱动实现方法的流程示意图；
[0028]图2是本申请另一实施例提供的一种接口短时驱动实现方法的流程示意图；
[0029]图3是本申请另一实施例提供的字符帧结构的示意图；
[0030]图4是本申请另一实施例提供一种接口短时驱动实现方法的示意图；
[0031]图5是本申请另一实施例利用接口短时驱动实现方法的结果示意图；
[0032]图6是本申请另一实施例提供的一种接口短时驱动实现方法的流程示意图；
[0033]图7是本申请另一实施例提供的一种接口短时驱动实现方法的流程示意图；
[0034]图8是本申请另一实施例提供的一种发送器的模块示意图；
[0035]图9是本申请另一实施例提供的一种接收器的模块示意图。
具体实施方式
[0036]为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例方式作进一步地详细描述。
[0037]下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是如所附权利要求书中所详述的、本申请的一些方面相一致的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种接口短时驱动实现方法，其特征在于，发送器和接收器基于同一数据线进行数据传输，所述方法包括：所述发送器检测发送字符帧的奇偶校验位的值是逻辑0时，从所述字符帧的保护位开始位置驱动所述数据线到高电平状态并维持第一时间片后，释放所述数据线，通过上拉电阻保持所述数据线的高电平状态；所述接收器对接收到的字符帧的奇偶校验位进行校验，若校验结果是错误，从第二预设时刻开始接管数据线，先驱动所述数据线是低电平状态并持续第二时间片或第三时间片，再驱动所述数据线处于高电平状态并持续第四时间片后，释放所述数据线；所述发送器在第一预设时刻检测所述数据线的状态，根据所述数据线的状态，确定发送下一字符帧或重新发送所述字符帧。2.根据权利要求1所述的方法，其特征在于，所述发送器在第一预设时刻检测所述数据线的状态，根据所述数据线的状态，确定发送下一字符帧或重新发送所述字符帧，具体包括：所述发送器在所述第一预设时刻检测所述数据线；若所述数据线是高电平状态，则所述接收器接收正确，准备在第三预设时刻发送下一字符帧；若所述数据线是低电平状态，则所述接收器接收错误，所述发送器重新发送所述字符帧，直到所述接收器接收正确或所述发送器重复发送次数大于预设上限值。3.根据权利要求1所述的方法，其特征在于，所述方法还包括：所述发送器检测字符帧的奇偶校验位的值是逻辑1时，所述发送器从所述字符帧的保护位开始位置释放所述数据线，并通过上拉电阻维持所述数据线的高电平状态。4.根据权利要求1所述的方法，其特征在于，所述发送器检测发送字符帧的奇偶校验位的值是逻辑0时，从所述字符帧的保护位开始位置驱动所述数据线到高电平状态并维持第一时间片后，释放所述数据线，具体包括：所述发送器检测发送字符帧的奇偶校验位的值是逻辑0时，所述发送器的硬件逻辑单元设置第一输出使能信号是高电平，并设置所述第一输出数据信号的值，从所述字符帧的保护位开始位置驱动所述数据线到高电平并维持第一时间片后，所述发送器的硬件逻辑单元设置所述第一输出使能信号是低电平，释放所述数据线。5.根据权利要求1所述的方法，其特征在于，所述接收器对接收到的字符帧的奇偶校验位进行校验，若校验结果是错误，从第二预设时刻开始接管数据线，先驱动所述数据线是低电平状态并持续第二时间片或第三时间片，再驱动所述数据线处于高电平状态并持续第四时间片后，释放所述数据线，具体包括：所述接收器对接收到的字符帧的奇偶校验位的校验结果是错误时，所述接收器的硬件逻辑单元设置第二输出使能信号是高电平，从所述第二预设时刻开始接管所述数据线，设置第二输出数据信号的值，驱动所述数据线是低电平状态并持续第二时间片或第三时间片后，再次设置所述第二输出数据信号的值，驱动所述数据线处于高电平状态并持续第四时间片后，所述接收器的硬件逻辑单元设置所述第二输出使能信号是低电平，释放所述数据线。6.根据权利要求4所述的方法，其特征在于，所述发送器驱动数据线到高电平状态，包
括：所述发送器检测所述第一输出使能信号是高电平时，控制所述数据线，所述发送器的管脚根据所述第一输出数据信号的值，输出预设电压值，驱动所述数据线到高电平状态。7.根据权利要求4所述的方法，其特征在于，所述发送器通过上拉电阻保持所述数据线的高电平，包括：所述第一输出使能信号为低电平时，所述发送器释放所述数据线，所述发送器的管脚通过上拉功能保持高电平，以使所述数据线保持高电平状态。8.根据权利要求5所述的方法，其特征在于，所述接收器驱动数据线到高电平，包括：所述第二输出使能信号是高电平时，所述接收器控制所述数据线，所述接收器的管脚根据所述第二输出数据信号的值，输出电压，驱动所述数据线到高电平；所述接收器驱动数据线到低电平，包括：所述第二输出使能信号是高电平时，所述接收器控制所述数据线，所述接收器的管脚根据所述第二输出数据信号的值，输出电压，驱动所述数据线到低电平。9.一种接口短时驱动实现方法，其特征在于，所述方法包括：发送器检测发送字符帧的奇偶校验位的值是逻辑0时，从所述字符帧的保护位开始位置驱动数据线到高电平状态并维持第一时间片后，释放所述数据线，通过上拉电阻保持所述数据线的高电平状态，以使得接收器对接收的所述字符帧进行校验，并根据校验结果改变所述数据线的状态；所述发送器在第一预设时刻检测所述数据线的状态，并根据所述数据线的状态，确定发送下一字符帧或重新发送所述字符帧。10...

【专利技术属性】
技术研发人员：张建龙，吴晓彤，郎晓光，王新龙，
申请(专利权)人：北京宏思电子技术有限责任公司，
类型：发明
国别省市：