集成电路封装方法和集成电路封装件技术

本申请提出一种集成电路封装方法。该方法包括在基板的第一侧设置第一连接件，所述第一连接件与第一集成电路芯片电性连接；通过塑封体对基板的第一侧进行塑封；研磨塑封体；切割塑封体对应到第一连接件的位置以暴露第一连接件；以及设置与第一连接件接触的第二连接件。本申请还提出一种集成电路封装件，包括：基板、第一集成电路芯片以及多个连接件。所述第一集成电路芯片设置于所述基板的第一侧。所述多个连接件设置于所述基板的所述第一侧。所述多个连接件的其中之一经配置以通过连接垫连接至所述第一集成电路芯片。所述集成电路封装件的单位面积容纳的所述连接件的数量在5

【技术实现步骤摘要】
集成电路封装方法和集成电路封装件


[0001]本申请是有关于半导体领域，详细来说，是有关于一种集成电路封装方法和集成电路封装件。

技术介绍

[0002]在现有技术中，受限于集成电路封装件有限的面积，集成电路封装件上的连接件(如锡球)的设置密度也会大幅受限，并影响电路设计的灵活度。

技术实现思路

[0003]有鉴于此，本申请提出一种集成电路封装方法和集成电路封装件来解决上述问题。
[0004]依据本申请的一实施例，提出一种集成电路封装方法。所述集成电路封装方法包括：在基板的第一侧设置第一连接件，所述第一连接件与第一集成电路芯片电性连接；通过塑封体对所述基板的所述第一侧进行塑封；研磨所述塑封体；切割所述塑封体对应到所述第一连接件的位置以暴露所述第一连接件；以及设置与所述第一连接件接触的第二连接件。
[0005]依据本申请的一实施例，所述集成电路封装方法还包括对多个相接触的所述第一连接件和所述第二连接件进行回流焊以产生多个突出所述塑封体的连接件；以及，产生集成电路封装件。
[0006]依据本申请的一实施例，相邻两个连接件的中轴线的距离的最小值在230
‑
310微米的范围。
[0007]依据本申请的一实施例，所述集成电路封装件每平方毫米容纳的所述连接件的数量在5
‑
8个的范围。
[0008]依据本申请的一实施例，在所述基板的所述第一侧设置所述第一连接件，其中所述第一集成电路芯片与所述第一连接件电性连接包括：在所述第一侧设置连接垫，其中所述第一集成电路芯片与所述连接垫电性连接；以及在所述连接垫上设置所述第一连接件。
[0009]依据本申请的一实施例，研磨所述塑封体包括：研磨所述塑封体至暴露所述第一连接件的表面。
[0010]依据本申请的一实施例，研磨所述塑封体包括：研磨所述塑封体至暴露所述第一集成电路芯片的表面。
[0011]依据本申请的一实施例，切割所述塑封体对应到所述第一连接件的位置以暴露所述第一连接件包括：通过激光镭射切割所述塑封体以产生暴露所述第一连接件的孔洞。
[0012]依据本申请的一实施例，所述孔洞的孔径大于所述连接垫的长度。
[0013]依据本申请的一实施例，所述孔洞的孔径在200
‑
305微米的范围，所述连接垫的长度在195
‑
270微米的范围。
[0014]依据本申请的一实施例，所述孔洞的深度在80
‑
120微米的范围。
[0015]依据本申请的一实施例，所述第一连接件和所述第二连接件包括锡球。
[0016]依据本申请的一实施例，所述集成电路封装方法还包括在所述基板与所述第一侧相对的第二侧设置第二集成电路芯片。
[0017]依据本申请的一实施例，提出一种集成电路封装件。所述集成电路封装件包括：基板、第一集成电路芯片以及多个连接件。所述第一集成电路芯片设置于所述基板的第一侧。所述多个连接件设置于所述基板的所述第一侧。所述多个连接件的其中之一经配置以通过连接垫连接至所述第一集成电路芯片。所述集成电路封装件每平方毫米容纳的所述连接件的数量在5
‑
8个的范围。
[0018]依据本申请的一实施例，相邻两个连接件的中轴线的距离的最小值在230
‑
310微米的范围。
[0019]依据本申请的一实施例，所述连接垫的长度在195
‑
270微米的范围。
[0020]依据本申请的一实施例，所述多个连接件包括锡球。
[0021]依据本申请的一实施例，所述集成电路封装件还包括塑封体以及第二集成电路芯片。所述塑封体经配置以塑封所述第一集成电路芯片并环绕所述多个连接件设置。所述第二集成电路芯片设置于所述基板的与所述第一侧相对的第二侧。
[0022]本申请提出的集成电路封装件减小了连接垫的长度以及相邻两个连接件之间的最小间距，并且通过叠放第一连接件和第二连接件并对第一连接件和第二连接件进行回流焊，如此产生的连接件可以在较小面积的连接垫上仍然具有突出塑封体的高度，以维持集成电路封装件的电路功能。如此一来，在相同的集成电路封装件的面积且集成电路封装件的电路功能不受影像的情况下，连接件的设置密度将可以大幅提升，提升设计上的灵活度。
附图说明
[0023]附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
[0024]图1演示依据本申请一实施例的集成电路封装件的方块示意图。
[0025]图2演示依据本申请一实施例的集成电路封装件的示意图。
[0026]图3A
‑
图3H演示依据本申请一实施例的集成电路封装件的封装流程图。
[0027]图4演示依据本申请一实施例的集成电路封装方法的流程图。
具体实施方式
[0028]以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
[0029]再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上
方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。
[0030]虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属
中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随权利要求书所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路封装方法，其特征在于，包括：在基板的第一侧设置第一连接件，所述第一连接件与第一集成电路芯片电性连接；通过塑封体对所述基板的所述第一侧进行塑封；研磨所述塑封体；切割所述塑封体对应到所述第一连接件的位置以暴露所述第一连接件；以及设置与所述第一连接件接触的第二连接件。2.如权利要求1所述的集成电路封装方法，其特征在于，还包括：对多个相接触的所述第一连接件和所述第二连接件进行回流焊以产生多个突出所述塑封体的连接件；以及产生集成电路封装件。3.如权利要求2所述的集成电路封装方法，其特征在于，相邻两个连接件的中轴线的距离的最小值在230
‑
310微米的范围。4.如权利要求2所述的集成电路封装方法，其特征在于，所述集成电路封装件每平方毫米容纳的所述连接件的数量在5
‑
8个的范围。5.如权利要求2所述的集成电路封装方法，其特征在于，在所述基板的所述第一侧设置所述第一连接件，其中所述第一集成电路芯片与所述第一连接件电性连接包括：在所述第一侧设置连接垫，其中所述第一集成电路芯片与所述连接垫电性连接；以及在所述连接垫上设置所述第一连接件。6.如权利要求1所述的集成电路封装方法，其特征在于，研磨所述塑封体包括：研磨所述塑封体至暴露所述第一连接件。7.如权利要求1所述的集成电路封装方法，其特征在于，研磨所述塑封体包括：研磨所述塑封体至暴露所述第一集成电路芯片的表面。8.如权利要求1所述的集成电路封装方法，其特征在于，切割所述塑封体对应到所述第一连接件的位置以暴露所述第一连接件包括：通过激光镭射切割所述塑封体以产生暴露所述第一连接件的孔洞。9.如权利要求8所述的集成电路封装方法，其特...

【专利技术属性】
技术研发人员：张一弛，
申请(专利权)人：日月新半导体苏州有限公司，
类型：发明
国别省市：