一种高精度增量型zoomADC架构制造技术

本发明专利技术提出了一种高精度增量型zoom ADC架构，包括：精细的增量型DSM、粗略量化ADC、残差前馈模块以及扩展计数模块；其中，所述的残差前馈模块，用于重建精细的增量型DSM中的CIFF结构的信号前馈，减小增量型zoom ADC积分器的输出摆幅；残差前馈模块的输入为所述增量型zoom ADC的模拟输入VIN和粗略量化ADC的输出k，输出作为精细的增量型DSM的CIFF结构的前馈信号；所述的扩展计数模块用于提升增量型zoom ADC的信号量化噪声比SQNR；扩展计数模块的输入为增量模式下精细的增量型DSM中最后一级积分器在最后一个周期的输出模拟电压，即所述CIFF结构下增量型DSM的模拟量化误差，输出为经过模数转换后的精细的增量型DSM的量化误差的数字值。差的数字值。差的数字值。

【技术实现步骤摘要】
一种高精度增量型zoom ADC架构


[0001]本专利技术涉及一种ADC架构，特别是一种高精度增量型zoom ADC架构。

技术介绍

[0002]对于许多应用，如智能传感器、生物医学信号处理和电池供电的物联网设备，需要高精度低功耗的ADC(模数转换器)。与传统DS ADC(delta
‑
sigma模数转换器)相比，IADC(增量型模数转换器)是一个更好的选择，因为它具有低延迟，且易于复用的特征。然而，IADC的有限冲激响应(FIR)的转换模式导致它的SQNR(信号量化噪声比)会降低。
[0003]Zoom ADC(缩放式模数转换器)是一种结合SAR(successive approximation register，逐次逼近式)和DSM(delta
‑
sigma调制器)的架构(参考：Y.Chae,K.Souri and K.A.A.Makinwa,"A 6.3μW 20bit Incremental Zoom
‑
ADC with 6ppm INL and 1μV Offset,"IEEE JSSC,vol.48,no.12,pp.3019
‑
3027,2013.)，可以降低对运放输出摆幅的要求，从而更易实现低功耗的设计。与之对应的增量型zoom ADC具备IADC的优势，因此在很多应用场景里更加适用。如图2所示，为传统的增量型zoom ADC架构。
[0004]传统的增量型zoom ADC存在的明显缺点：
[0005]1.输入信号经过粗量化器SAR ADC之后，后续的增量型DSM是一个FIR转换过程，类似于IADC，这导致它的SQNR有损失；
[0006]2.DSM的loop(循环)里CIFF(cascade of integrators with feed forward，前馈积分器)结构的信号前馈通路被截断，这仍会导致较大的积分器输出摆幅。

技术实现思路

[0007]专利技术目的：本专利技术所要解决的技术问题是针对现有技术的不足，提供一种高精度增量型zoom ADC架构。
[0008]为了解决上述技术问题，本专利技术公开了一种高精度增量型zoom ADC架构，包括：精细的增量型DSM、粗略量化ADC、残差前馈模块以及扩展计数模块；
[0009]其中，所述的残差前馈模块，用于重建精细的增量型DSM中的CIFF结构的信号前馈，减小增量型zoom ADC积分器的输出摆幅；残差前馈模块的输入为所述增量型zoom ADC的模拟输入VIN和粗略量化ADC的输出k，输出作为精细的增量型DSM的CIFF结构的前馈信号；
[0010]所述的扩展计数模块用于提升增量型zoom ADC的信号量化噪声比SQNR；扩展计数模块的输入为增量模式下精细的增量型DSM中最后一级积分器在最后一个周期的输出模拟电压，即所述CIFF结构下增量型DSM的模拟量化误差，输出为经过模数转换后的精细的增量型DSM的量化误差的数字值。
[0011]所述残差前馈模块，包括：
[0012]输入信号传输通路、粗量化结果建立数模转换器DAC2以及加或减法模块；输入信号传输通路直接传输整个所述高精度增量型zoom ADC的输入信号VIN；粗量化结果建立数
模转换器DAC2建立粗略量化ADC的量化结果；通过加或减法模块将输入信号VIN和粗量化结果建立数模转换器DAC2建立的粗量化结果相减，得到粗量化ADC的量化残差。
[0013]所述粗量化ADC的量化残差即粗量化误差，在后续的精细的增量型DSM中使用，与精细的增量型DSM中积分器的输出进行加和，再送入精细的增量型DSM的量化器，构成完整的CIFF循环。
[0014]所述扩展计数模块，包括：
[0015]增益模块和计数ADC模块；其中，增益模块将精细的增量型DSM的模拟量化误差即细量化误差进行放大；计数ADC将放大后的模拟量化误差进行模数转换，得到精细增量型DSM量化误差的数字值，作为扩展计数模块的输出。
[0016]所述的高精度增量型zoomADC的最终输出是将所述的扩展计数模块的输出加入原输出后得到。
[0017]有益效果：
[0018]本专利技术提出的增量型zoom ADC架构提升了增量型zoom ADC的SQNR，同时可以使用低输出摆幅的运放。更好地实现了高精度和低功耗。
附图说明
[0019]下面结合附图和具体实施方式对本专利技术做更进一步的具体说明，本专利技术的上述和/或其他方面的优点将会变得更加清楚。
[0020]图1为本专利技术提出的增量型zoom ADC架构示意图。
[0021]图2为传统的增量型zoom ADC架构示意图。
[0022]图3为本专利技术增量型zoom ADC架构的一个实施例的电路实现示意图。
[0023]图4为一个实施例中电路的时序示意图。
[0024]图5为采用本专利技术架构的实施例与传统架构的仿真结果对比示意图。
[0025]图6为采用本专利技术架构的实施例与传统架构的测试结果对比示意图。
具体实施方式
[0026]如图2所示，传统的增量型zoom ADC采用以下方案：
[0027]输入信号VIN先通过一个粗量化的SAR ADC进行量化，后续的精细的增量型delta
‑
sigma调制器DSM再进行细量化，增量型DSM只量化了逐次逼近SAR的量化误差，因此可以降低对运放输出摆幅的要求，从而使用低功耗的运放。
[0028]本专利技术使用残差前馈(residue feedforward)通路，重建前馈积分器CIFF结构的信号前馈，减小增量型zoom ADC积分器的输出摆幅，从而实现低功耗设计。更进一步，使用扩展计数(extended counting)的方式，提升增量型zoom ADC的SQNR，从而达到高精度，本专利技术提出的一种高精度增量型zoom ADC架构，具体方案如下：
[0029]如图1所示，数模转换器DAC2实现了残差前馈，使得CIFF架构的DSM中的信号前馈通路被建立，从而第二级积分器的输出即为增量型DSM的量化误差。进一步使用了扩展计数来提升信号量化噪声比SQNR，量化误差被放大n倍(2倍)之后再由一个SAR进行量化。最终粗量化SAR的结果、增量型DSM的结果、扩展计数SAR的结果，这三部分相结合构成了最终的数字输出DOUT。
[0030]Combine过程：
[0031]粗SAR的结果k，在被DSM使用的时候，反馈的值会根据DSM的BS和k进行选择。选择结果由over range决定，比如over range＝1，每次的反馈的值就是：如果BS＝1，反馈＝k+2；如果BS＝0，反馈＝k
‑
1(over range＝1相当于在k～k+1的基础上上下各扩展了1个粗量化区间)。Over range保证了输入始终在DSM的参考电压之内，保证稳定性。Zoom ADC本身的输出就是BS和k的组合，即本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高精度增量型zoom ADC架构，其特征在于，包括：精细的增量型DSM、粗略量化ADC、残差前馈模块以及扩展计数模块；其中，所述的残差前馈模块，用于重建精细的增量型DSM中的CIFF结构的信号前馈，减小增量型zoom ADC积分器的输出摆幅；残差前馈模块的输入为所述增量型zoom ADC的模拟输入VIN和粗略量化ADC的输出k，输出作为精细的增量型DSM的CIFF结构的前馈信号；所述的扩展计数模块用于提升增量型zoom ADC的信号量化噪声比SQNR；扩展计数模块的输入为增量模式下精细的增量型DSM中最后一级积分器在最后一个周期的输出模拟电压，即所述CIFF结构下增量型DSM的模拟量化误差，输出为经过模数转换后的精细的增量型DSM的量化误差的数字值。2.根据权利要求1所述的一种高精度增量型zoom ADC架构，其特征在于，所述残差前馈模块，包括：输入信号传输通路、粗量化结果建立数模转换器DAC2以及加或减法模块；输入信号传输通路直接传输整个所述高精度增量型zoom ADC的输入信号VIN；粗量化结果建立数模转换器DAC2建立粗略量化ADC的量化结果；通过加或减法模块将输入信号VIN和粗量化结果建立数模转换器DAC2建立的粗量化结果相减，得到粗量化ADC的量化残差。3.根据权利要求2所述的一种高精度增量型zoom ADC架构，其特征在于，所述粗量化ADC的量化残差即粗量化误差，在后续的精细的增量型DSM中使用，与精细的增量型DSM中积分器的输出进行加和，再送入精细的增量型DSM...

【专利技术属性】
技术研发人员：刘禹延，谭年熊，洪俊杰，陈鹏鹏，林玲，
申请(专利权)人：杭州万高科技股份有限公司，
类型：发明
国别省市：