射频接收电路制造技术

本实用新型专利技术公开了射频接收电路，其包括主控芯片U1，主控芯片U1的1脚与28脚之间接有电容C13、晶振Q1、电容C6，2脚接于5V电源，3脚接于电容C9、电容C7，电容C7与电容C9之间接有电容C8、电感L2，4脚接有电容C10，6脚接电感L1和电容C5，电感L1接电容C1，7脚接于5V电源，8脚接于电容C3，电容C3接于电感L1，9脚接于电容C4，12脚、17脚接信号滤波器Q2，14脚接于5V电源，15脚接电阻R6，18脚接电容C18，19脚电容C14、电阻R3，电容C14接主控芯片U1的22脚，20脚接电容C12、电阻R5、电阻R2，21脚接电容C16，22脚接电容C14，23脚接电阻R1、电阻R4，26脚接电阻R2以及电容C11，28脚接电容C6。该电路功耗低，工作稳定性高。稳定性高。稳定性高。

【技术实现步骤摘要】
射频接收电路


[0001]本技术涉及射频接收电路。

技术介绍

[0002]汽车上很多RF接收模块，接收的带宽相对较窄，抗干扰能力弱，经常接收不到信号，接收能力弱，只能调频或者调幅，并且接收距较离近。

技术实现思路

[0003]本技术旨在解决上述技术问题，提供一种功耗低、工作可靠性和稳定性高的射频接收电路。
[0004]为解决上述技术问题，本技术的实施方式提供了射频接收电路，其包括：
[0005]主控芯片U1；
[0006]主控芯片U1的1脚与28脚之间接有电容C13、晶振Q1、电容C6；
[0007]主控芯片U1的2脚接于5V电源，5V电源接有另一端接地的电容C2，主控芯片U2的2脚接地；
[0008]主控芯片U1的3脚接于电容C9、电容C7，电容C7接于天线RF_ANT，电容C7与电容C9之间接有另一端接地的电容C8、电感L2；
[0009]主控芯片U1的4脚接有另一端接接地的电容C10；
[0010]主控芯片U1的5脚接地；
[0011]主控芯片U1的6脚接有另一端接于5V电源的电感L1和电容C5，电感L1的5V电源连接端接有另一端接地的电容C1；
[0012]主控芯片U1的7脚接于5V电源，且主控芯片U1的7脚接于另一端接地的电容C17；
[0013]主控芯片U1的8脚接于电容C3，电容C3接于电感L1；
[0014]主控芯片U1的9脚接于另一端接地的电容C4；
[0015]主控芯片U1的10脚接地；r/>[0016]主控芯片U1的11脚为空引脚；
[0017]主控芯片U1的12脚接信号滤波器Q2；
[0018]主控芯片U1的13脚接地；
[0019]主控芯片U1的14脚接于5V电源，且该主控芯片U1的14脚接另一端接地的电容C17；
[0020]主控芯片U1的15脚接另一端接地的电阻R6；
[0021]主控芯片U1的16脚为空引脚；
[0022]主控芯片U1的17脚接信号滤波器Q2；
[0023]主控芯片U1的18脚接另一端接地的电容C18；
[0024]主控芯片U1的19脚电容C14、电阻R3，电容C14接主控芯片U1的22脚，电阻R3的另一端接电容C12，电容C12另一端接地；
[0025]主控芯片U1的20脚接电容C12、电阻R5、电阻R2，电阻R5另一端接地，电阻R2另一端
接电容C11以及控制芯片U1的26脚，电容C11另一端接地；
[0026]主控芯片U1的21脚接另一端接地的电容C16；
[0027]主控芯片U1的22脚接电容C14；
[0028]主控芯片U1的23脚接电阻R1、电阻R4，电阻R4另一端接主控芯片U1的24脚、电容C15，电容C15另一端接地，电阻R1另一端接地；
[0029]主控芯片U1的25脚接信号输出端RF_DATA；
[0030]主控芯片U1的26脚接电阻R2以及电容C11；
[0031]主控芯片U1的27脚接信号输入端RF_EN；
[0032]主控芯片U1的28脚接电容C6。
[0033]进一步，所述主控芯片U1采用TDA5210。
[0034]进一步，所述信号滤波器Q2为SFECF10M7。
[0035]射频信号通过天线到达射频接收电路PCB，通过电容C7，电容C8，电感L2，电容C9的滤波到达控制芯片U1；5V电源通过电感L1，电容C1，电容C5，电容C31稳压滤波后给控制芯片U1供电，Q2为信号滤波器，Q1为晶振。本专利中IC的功耗非常低，单片FSK/ASK超外差，接收器(SHR)频段810至870MHz，以及400至440MHz，调频调幅兼容。接收频带宽电路包含：电阻，电容，电感晶振，RF接收芯片，信号滤波器等外围电路。
[0036]本技术具有如下有益效果：该电路整体功耗低，且工作可靠性和稳定性高。
附图说明
[0037]图1为射频接收电路原理图。
具体实施方式
[0038]为了使本技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施例，进一步阐述本技术。
[0039]本技术的实施方式提供了射频接收电路，参见图1，其包括主控芯片U1，例如TDA5210。主控芯片U1的1脚与28脚之间接有电容C13、晶振Q1、电容C6，主控芯片U1的2脚接于5V电源，5V电源接有另一端接地的电容C2，主控芯片U2的2脚、5脚、10脚、13脚则采用接地形式，而主控芯片U1的3脚接于电容C9、电容C7，电容C7接于天线RF_ANT，电容C7与电容C9之间接有另一端接地的电容C8、电感L2，主控芯片U1的4脚接有另一端接接地的电容C10，主控芯片U1的6脚接有另一端接于5V电源的电感L1和电容C5，电感L1的5V电源连接端接有另一端接地的电容C1，主控芯片U1的7脚接于5V电源，且主控芯片U1的7脚接于另一端接地的电容C17，主控芯片U1的8脚接于电容C3，电容C3接于电感L1，主控芯片U1的9脚接于另一端接地的电容C4，主控芯片U1的11脚是空引脚，主控芯片U1的12脚接信号滤波器Q2的1脚，信号滤波器Q2例如SFECF10M7，信号滤波器Q2的2脚、5脚接地，6脚接控制芯片U1的17脚，主控芯片U1的14脚接于5V电源，且该主控芯片U1的14脚接另一端接地的电容C17。
[0040]继续参见图1，主控芯片U1的15脚接另一端接地的电阻R6,而主控芯片U1的16脚为空引脚，主控芯片U1的17脚接信号滤波器Q2，信号滤波器Q2可以是SFECF10M7，主控芯片U1的18脚接另一端接地的电容C18，主控芯片U1的19脚电容C14、电阻R3，电容C14接主控芯片U1的22脚，电阻R3的另一端接电容C12，电容C12另一端接地，主控芯片U1的20脚接电容C12、
电阻R5、电阻R2，电阻R5另一端接地，电阻R2另一端接电容C11以及控制芯片U1的26脚，电容C11另一端接地，主控芯片U1的21脚接另一端接地的电容C16，主控芯片U1的22脚接电容C14，主控芯片U1的23脚接电阻R1、电阻R4，电阻R4另一端接主控芯片U1的24脚、电容C15，电容C15另一端接地，电阻R1另一端接地，主控芯片U1的25脚接信号输出端RF_DATA，该信号输出端RF_DATA外接相应的控制器来接收并处理数据，主控芯片U1的26脚接电阻R2以及电容C11，主控芯片U1的27脚接信号输入端RF_EN，该信号输入端RF_EN对接相应的控制器的信号来控制射频模块的工作与停止，主控芯片U1的28脚接电容C6。
[0041]本技术工作原理如下：通过天线RF_ANT接收到信号后，经过电容C7，电容C8，电感L2，电容C9电压增益后给单片机U1[即TDA5210，该IC是功耗极低的单片FSK/ASK超外差接收器(SHR)，具有810到870MHz和&本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.射频接收电路，其特征在于，其包括：主控芯片U1；主控芯片U1的1脚与28脚之间接有电容C13、晶振Q1、电容C6；主控芯片U1的2脚接于5V电源，5V电源接有另一端接地的电容C2，主控芯片U2的2脚接地；主控芯片U1的3脚接于电容C9、电容C7，电容C7接于天线RF_ANT，电容C7与电容C9之间接有另一端接地的电容C8、电感L2；主控芯片U1的4脚接有另一端接接地的电容C10；主控芯片U1的5脚接地；主控芯片U1的6脚接有另一端接于5V电源的电感L1和电容C5，电感L1的5V电源连接端接有另一端接地的电容C1；主控芯片U1的7脚接于5V电源，且主控芯片U1的7脚接于另一端接地的电容C17；主控芯片U1的8脚接于电容C3，电容C3接于电感L1；主控芯片U1的9脚接于另一端接地的电容C4；主控芯片U1的10脚接地；主控芯片U1的11脚为空引脚；主控芯片U1的12脚接信号滤波器Q2；主控芯片U1的13脚接地；主控芯片U1的14脚接于5V电源，且该主控芯片U1的14脚接另一端接地的电容C17；主控芯片U1的15脚接另一端接地的电阻R6；主控芯片...

【专利技术属性】
技术研发人员：杨玉刚，刘杰，
申请(专利权)人：上海埃音斯电子科技有限公司，
类型：新型
国别省市：