在电视接收机中，为了实现具有各种滤波功能等基本功能的多个运算器的各种状态的连接，设置有脉冲切换器，此脉冲切换器有：与运算器的各输出端连接的多条输入数据线；至少一条外部输入数据线；与运算器输入端连接的多条转出数据线；至少一条外部输出数据线。还设置有用以分别保持指定运算器处理内容的运算控制信息和指定脉冲切换器内部连接装置的连接控制信息的两个寄存器组。（*该技术在2014年保护过期，可自由使用*）
【技术实现步骤摘要】
本申请是中国专利申请第94115621.4号的分案申请。本专利技术涉及电视接收机等所用的信号处理装置。近年来根据对电视图象的高图象质量的要求，一种称之谓EDTV(扩展清晰度电视)的广播制式正趋向实用化。作为HDTV(高清晰度电视)制式的一种的MUSE(多子一奈奎斯特取样编码)制式等新的高图象质量广播已被提出并已部分实用化。予计今后将实施EDTII(第二代EDTV)、数字式广播等。与其相伴随，电视接收机、磁带录相机(VTR)等图像信号处理装置就要求与包括现行的NTSC((美国)全国电视制式委员会标准)制式的多种广播制式相对应。而且要求与多个数字滤波器运算对应的硬件。图25示出以往的电视接收机的结构实例。在同图中，401是电视接收机，它接收MUSE制式和EDTV制式两种广播制式的电视信号。403是用以实现MUSE处理的算法的专用硬件，404是用以实现EDT处理的算法的专用硬件。已用这两种专用硬件403、404进行过编码处理的图像信号中任一种信号用选择电路405进行选择，并在显示装置402上显示出图象。由于此电视接收机内藏分别第一种广播制式对应的多个专用硬件，还要对应着接收信号来换所用硬件，因而有成本高的缺点。为了一边与今后开始的广播制式对应，一边与处理算法的变更对应，就要重新开发专用硬件，因而存在开发周期长，开发成本高这样的问题。这些问题不限于电视接收机，是对每种制式进行处理切换的图象加工—识别—压缩处理、声音处理等所用的各种信号处理装置共同的问题。C.Joanblanq等在IEEE Jourmal of Solid-State Circuits.Vol.25 No.3.1990年6月PP730-734，发表的“A-54MHzCMOS Programmble Videv Signal Processor for HDTVApplications”中披露了一种HDTV用的可编程的数字信号处理装置。它是将滤波器工作用的积和运算电路收纳在一个芯片上。如用此信号处理装置，例如为了实现三抽头的水平滤波器工作，当系数为a1、a2、a3，第i个输入数据(象素数据)为di时，用三个乘法器和三个加法器进行a1×di+a2×(di+1)+a3×(di+2)的运算。因而此信号处理装置有积和运算用的硬件量大这样的问题。尤其是乘法器因硬件量大，在一个芯片上要集成上多个乘法器，使芯片面积和晶体管数增大，更使耗电量增加。本专利技术的目的是能在多个处理方式，多个处理算法中共用一个信号处理用的硬件。本专利技术的另一目的是为了能用少的硬件实现数字滤波，削减积和运算用的硬件数量。为了能分别灵活地变更用以实行规定的算术运算处理的K个(K为大于2的整数)运算装置的连接，本专利技术的第一信号处理装置采用将至少有K+1条输入数据线和K+1条输出数据线的切换装置连接到上述K个运算装置的结构。来自外部的输入数据供给该切换装置的K+1条输入数据线中的一条，上述K个运算装置的输出供给剩下的K条输入数据线。从K+1条输出数据线中的一条得到向外部的输出数据，其余K条输出数据线上的数据成为上述K个运算装置的输入。上述切换装置通过内部连接的替换完成K+1条输入数据线和K+1条输出数据线的能分离而且能交换的连接。进一步还设置了用以保持指上述K个运算装置的各个算术运算处理内容的运算控制信息，和指定上述切换装置中输入数据线和输出数据线的连接状态的连接控制信息的信息保持装置。为了变换上述第一信号处理装置的处理，要更新信息保持装置中的运算控制信息和连接控制信息。由用以分别保持运算控制信息和连接控制信息的多个寄存器组构成上述信息保持装置，即使选择该多个寄存器组中的任何一个都能切换上述第一信号处理装置的处理。通过用两种方法中的任一种按照连接控制信息替换切换装置的内部连接，赋与了滤波功能等基本功能的运算装置能实现分别具有多种状态的连接。具体地说，是改变所用的运算装置的数、组合、连接顺序等。因此能用一个硬件实现适合于多种处理方式，多种处理算法的各种不同形态的信号处理装置。根据运算控制信息能变更各运算处理装置的处理内容。具体地说，是在某运算装置中改变积和运算所用的系数、运算装置的内部连接等。本专利技术的第二信号处理装置是通过一边保持中间结果的数据一边反复使用一个乘法器和一个加法器来得到积和运算的最终结果。乘法器的输入通过移位寄存器的移位工作和选择器的选择工作来转换。例如为了进行a1×di+a2×d(i+1)+a3×d(i+2)的运算，用第一乘法器进行a1×di的运算，将所得到的第二项a2×d(i+1)用第二乘法器加算到该乘算结果，将所得到的第三项a2×d(i+3)再次用第二乘法器加算到该加算结果。或者将第一项a1×di加算到0，将第二项a2×d(i+1)加算给该加算结果，再将第三项a3×d(i+2)加算到该加算结果。在后者的场合能将乘法器削减到一个。附图说明图1是表示配置了本专利技术第一实施例的信号处理装置的电视接收机的结构的方框图。图2是表示图1中所示的图象处理装置的内部结构的方框图。图3是表示图2中所示的脉冲切换器的内部结构的电路图。图4是图2中的四个运算器的传输工作的说明图。图5是相同运算器的其它形式的流水线工作的说明图。图6是相同运算器又一些其它形式的流水线工作的说明图。图7是表示本专利技术第二实施例的信号处理装置的构成的方框图。图8是表示本专利技术第三实施例的信号处理装置的构成的方框图。图9是表示本专利技术第四实施例的信号处理装置的构成的方框图也是进行EDTV处理时表示脉冲切换器内部连接的图。图10是用相同的信号处理装置进行MUSE处理中的移动检测处理时与图9相同的图。图11是用相同的信号处理装置进行MUSE处理中的静止图象/移动图象处理时与图9相同的图。图12是将图9-11中一个运算器的垂直滤波器的内部结构与其控制电路一起表示的方框图。图13是将图9-11中其它运算器的水平滤波器的内部结构与其控制电路一起表示的方框图。图14是进一步将图9-11中其它运算器的加法内插电路的内部结构与其控制电路一起表示的方框图。图15是进一步将图9-11中其它运算器的大小判断电路的内部结构与其控制电路一起表示的方框图。图16是进一步将图9-11中其它运算器的合成电路的内部结构与其控制电路一起表示的方框图。图17是表示图9中信号处理(EDTV处理)流程的图。图18是表示图10和图11中信号处理(MUSE处理)流程的图。图19是表示图13的水平滤波器第一变型例的结构的图。图20是表示图19的水平滤波器工作的定时图。图21是表示水平滤波器第二变型例的结构的方框图。图22是表示水平滤波器第三变型例的结构的方框图。图23是表示图22的水平滤波器工作的定时图。图24是表示水平滤波器第四变型例的结构的方框图。图25是表示以往的电视接收机的结构的方框图。下面将参照附图对本专利技术实施例的信号处理装置进行说明。〔实施例1〕图1是表示配置了本专利技术第一实施例的信号处理装置的电视接收机的结构的方框图。在图1中，201是MUSE同步电路，202是NTSC同步电路。MUSE同步电路201由于是从所接收的MUSE信号检测出同步信号而且具备把MUSE信号进行模/数变换的功能，输出MUSE同步信号和已数字化的MUSE数据。NTSC同步电路202由于是本文档来自技高网...
【技术保护点】
一种信号处理装置，其特征在于配备有： 用以保持至少１个系数的第一系数保持装置； 用以使输入数据和上述第一系数保持装置的输出相乘的第一乘法装置； 用以保持多个系数的第二系数保持装置； 用以使上述输入数据和上述第二系数保持装置的输出相乘的第二乘法装置； 用以保持多个数据的数据保持装置； 用以使上述第二乘法装置的输出和上述数据保持装置的输出装置的输出相加的加法装置； 使上述第一乘法装置的输出和上述加法装置的输出保持在上述数据保持装置。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：三宅二郎，西山保，长谷川克也，二宫和贵，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。