公开了一种读出放大器电路、存储器及电子装置。读出放大器电路，包括：第一PMOS晶体管(501)，源极连接电源端子，栅极连接参考电压，漏极连接输出端子；第一NMOS晶体管(503)，漏极连接输出端子，栅极连接第二节点(fb)，源极连接第一节点(N1)，第一节点连接位线；第二NMOS晶体管(504)，漏极连接第二节点，栅极连接第一节点，源极连接第三节点(N3)；第二PMOS晶体管(502)，源极连接电源端子，栅极连接第二参考电压，漏极连接第二节点；第三NMOS晶体管(505)，漏极连接第三节点，栅极连接第二节点，源极接地。通过使用第三NMOS晶体管对现有的双二极管连接结构进行替换，并对第二NMOS晶体管进行复用，能够在提高次级点频率以保证环路的稳定性的同时，节省SA电路的占地面积。节省SA电路的占地面积。节省SA电路的占地面积。
【技术实现步骤摘要】
读出放大器电路、存储器及电子装置
[0001]本专利技术涉及半导体存储
，尤其涉及一种读出放大器电路、存储器及电子装置。
技术介绍
[0002]计算机或其他电子设备中实现为半导体集成电路的存储器设备不可或缺。存在许多不同类型的存储器，例如易失性和非易失性存储器，这些不同的存储器类型包括但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和闪存(Flash)。
[0003]在这其中，闪存已发展成广泛用于各种电子应用的非易失性存储器。闪存通常使用一个晶体管作为一个存储单元，并可实现高存储密度，高可靠性和低功耗。闪存的常见用途包括个人计算机、平板电脑、数码相机和智能电话。个人计算机系统使用的程序代码和系统数据(例如基本输入/输出系统(BIOS))通常也存储在闪存中。
[0004]随着计算机系统性能的提高，闪存性能也亟需提高。决定闪存性能的一个关键电路是读出放大器(Sense Amplifier，其后也可被称为“SA”)及其相关电路。例如，存储器访问时间取决于SA及其适配的读出方案的速度。例如，在智能手机中，更快的闪存访问时间可以提高手机的整体运行速度，执行并行操作的能力以及可以处理的数据量。
[0005]众所周知，SA可在读操作或是编程/擦除操作后的验证中用于比较被选存储单元的输出信号和参考信号，并基于比较结果进行相应的输出。图1示出了SA的基本操作原理。
[0006]如图所示，SA可以看作一个比较器，通过将由一条位线(Bit line，其后也可被称为“BL”)上电压SENSL得到的信号与参考信号REF相比较，能够输出不同的SAOUT信号，从而能够将位线上的微弱信号进行放大和读出，由此判定被选存储单元的当前存储状态，例如，是存储“0”还是“1”。
[0007]由于一个SA电路通常与一条位线相连，因此闪存中包含成千上万相同结构的SA电路。随着晶体管制程的进一步减小和集成度的提升，需要在确保存取性能的情况下，尽可能地精简SA电路的结构，以节省面积开支。
技术实现思路
[0008]有鉴于此，本专利技术提供了一种改进的SA结构。该结构能够在保持电路稳定特性的同时，节省SA结构所需的晶体管数量，从而进一步缩减存储器芯片制造所需的占地面积。
[0009]根据本专利技术的第一个方面，提供了一种读出放大器电路，包括：第一PMOS晶体管，源极连接电源端子，栅极连接参考电压，漏极连接输出端子；第一NMOS晶体管，漏极连接输出端子，栅极连接第二节点，源极连接第一节点，第一节点连接位线；第二NMOS晶体管，漏极连接第二节点，栅极连接第一节点，源极连接第三节点；第二PMOS晶体管，源极连接电源端子，栅极连接第二参考电压，漏极连接第二节点；第三NMOS晶体管，漏极连接第三节点，栅极连接第二节点，源极接地。
[0010]可选地，所述读出放大器电路用于在读操作或验证操作中输出连接所述位线的存储单元中的存储数据。
[0011]可选地，所述第一NMOS晶体管和所述第二NMOS晶体管构成用于稳定所述位线上电压的负反馈回路。
[0012]可选地，所述位线在读操作或验证操作之前连接预充电路，并由所述第二PMOS晶体管栅极输入的第二参考电压预充至钳位电压。
[0013]可选地，所述负反馈回路在读操作或验证操作期间稳定所述位线上的钳位电压。
[0014]可选地，所述输出端子连接反相器，并且所述反相器的输出用于表示所述存储数据。
[0015]可选地，所述第二PMOS晶体管经由栅极连接的第二参考电压，为串接的所述第二NMOS晶体管和第三NMOS晶体管提供稳定电流，并降低所述第二节点的阻抗。
[0016]根据本专利技术的第二个方面，提供了一种存储器，包括：如第一方面所述的读出放大器电路，用于读出并放大位线上的电流信号以判定被选存储单元的存储内容。
[0017]根据本专利技术的第三个方面，提供了一种电子装置，包括如第二方面所述的存储器。
[0018]由此，本专利技术通过使用第三NMOS晶体管对现有的双二极管连接结构进行替换，并对第二NMOS晶体管进行合理复用，同样能够降低节点fb的阻抗，提高fb节点的次级点频率，保证环路的稳定性。另外，相较于二极管连接的双晶体管结构，本专利技术给出的SA结构节省了一个晶体管的占地面积，从而能够在保证整体SA工作性能的同时进一步减小SA模块电路的面积消耗。
附图说明
[0019]通过结合附图对本公开示例性实施方式进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施方式中，相同的参考标号通常代表相同部件。
[0020]图1示出了SA的基本操作原理。
[0021]图2是包含根据本专利技术一个实施例的存储器的电子装置。
[0022]图3是说明根据本专利技术一个实施例的存储块的示意图。
[0023]图4示出了SA电路结构的组成例。
[0024]图5示出了改进的SA电路结构的组成示意图。
具体实施方式
[0025]参照附图将更详细地描述各个实施例。然而，本专利技术能够以不同的形式实施，并不应被解释为受限于本文所阐述的实施例。相反地，提供这些实施例以便使本公开将是彻底且完整的，并且将本专利技术的范围充分地传达给本领域的技术人员。在本公开中，相同的附图标记在本专利技术的各个附图和实施例中表示相同的部件。
[0026]值得注意的是，附图是简化的原理图，因此不一定按比例绘制。在一些情况下，附图的各个部分可能被夸大，以便更清楚地说明所示实施例的某些特征。
[0027]进一步值得注意的是，在下面的描述中，阐述了具体的细节以便于理解本专利技术，然而，可在没有这些具体细节的一部分的情况下实践本专利技术。另外，，公知的结构和/或过程可
能仅被简略地描述或者根本不被描述，以避免用不必要的公知细节来掩盖本公开。
[0028]还应注意，在一些情况下，对于相关领域的技术人员显见的是，除非另有特别说明，所描述的一个实施例相关的元件(也被称为特征)可以单独使用或与另一个实施例的其它元件组合使用。
[0029]如下将结合附图详细描述本专利技术的各个实施例，并且为了便于理解，首先将结合图2描述本专利技术的应用环境。
[0030]图2是包含根据本专利技术一个实施例的存储器的电子装置。如图所示，装置10包括主机200和存储器300。
[0031]在此，主机200是指实现该装置10关键功能的部分，即，装置10的主要部分，并且主机200(或者说装置10)可以是任何适当的电子装置。在一个实施例中，装置10可以是电子设备，包括但不限于例如诸如移动电话、平板电脑、可穿戴设备和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、电视机、机顶盒和投影仪的非便携式电子装置。此时，存储器300可以是为独立电子设备提供存储服务的装置。
[0032]在其他实施例中，装置10也可以是具有相对独立功能的电子器件(这些电子器件通常本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种读出放大器电路，包括：第一PMOS晶体管(501)，源极连接电源端子，栅极连接参考电压，漏极连接输出端子；第一NMOS晶体管(503)，漏极连接输出端子，栅极连接第二节点(fb)，源极连接第一节点(N1)，所述第一节点连接存储器的位线(BL)；第二NMOS晶体管(504)，漏极连接第二节点，栅极连接第一节点，源极连接第三节点(N3)；第二PMOS晶体管(502)，源极连接电源端子，栅极连接第二参考电压，漏极连接第二节点；第三NMOS晶体管(505)，漏极连接第三节点，栅极连接第二节点，源极接地。2.如权利要求1所述的读出放大器电路，其中，所述读出放大器电路用于在读操作或验证操作中输出连接所述位线的存储单元中的存储数据。3.如权利要求2所述的读出放大器电路，其中，所述第一NMOS晶体管和所述第二NMOS晶体管构成用于稳定所述位线上电压的负反馈回路。4...
【专利技术属性】
技术研发人员：唐瑞，陈讲重，
申请(专利权)人：兆易创新科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。