数据读写方法、数据读取方法、三维存储器以及电子设备技术

本发明专利技术提供一种数据读写方法、数据读取方法、三维存储器以及电子设备，数据读写方法包括：逻辑芯片确定第一写入数据；逻辑芯片根据样本数据对第一写入数据进行压缩，得到冗余码；第一写入数据与样本数据的比特差在预设范围内；将冗余码与样本数据的存储地址存储至存储芯片的冗余存储区，逻辑芯片与存储芯片三维集成。本申请的方法实现高压缩率，减少访存数据的延时，并且降低CPU的功耗。另外，本申请的方法，在缓存区容量不足时，将至少部分数据转移，能够扩展存储容量，降低了CPU的开销。降低了CPU的开销。降低了CPU的开销。

【技术实现步骤摘要】
数据读写方法、数据读取方法、三维存储器以及电子设备


[0001]本专利技术涉及存储器
，特别是涉及一种数据读写方法、数据读取方法、三维存储器以及电子设备。

技术介绍

[0002]如图1所示，现有技术中，在处理器如CPU的高速缓冲存储器与外部存储器例如DDR之间引入压缩/解压模块，该压缩/解压模块通过多通道总线与高速缓冲存储器连接，通过单通道总线与外部存储器连接。在写数据时，通过压缩/解压模块进行压缩，压缩完成后的数据存入DRAM，读取数据时，从DRAM中读取压缩数据，再通过压缩/解压模块解压，将数据回传给高速缓冲存储器。这种结构在CPU侧引入压缩/解压模块，一方面造成CPU功耗的上升，另一方面会使得访存数据延时增加。

技术实现思路

[0003]本专利技术提供一种数据读写方法、数据读取方法、三维存储器以及电子设备，其能够实现高压缩率，减少访存数据的延时，并且降低CPU的功耗。
[0004]为解决上述技术问题，本专利技术提供的第一个技术方案为：提供一种数据读写方法，方法包括：逻辑芯片确定第一写入数据；逻辑芯片根据样本数据对所述第一写入数据进行压缩，得到冗余码；所述第一写入数据与所述样本数据的比特差在预设范围内；将所述冗余码与所述样本数据的存储地址存储至所述存储芯片的冗余存储区，所述逻辑芯片与所述存储芯片三维集成。
[0005]其中，所述方法还包括：所述逻辑芯片接收第二写入数据；将所述第二写入数据中的所述样本数据存储至所述存储芯片的样本存储区；将所述第二写入数据中除所述样本数据外的其余数据写入所述逻辑芯片的缓存区。
[0006]其中，所述逻辑芯片确定第一写入数据的步骤之前，包括：确定所述逻辑芯片的缓存区的可用存储空间是否大于阈值；响应于否，则将所述缓存区中至少部分数据确定为所述第一写入数据。
[0007]其中，所述逻辑芯片根据样本数据对所述第一写入数据进行压缩，得到冗余码的步骤之前，包括：确定所述存储芯片的样本存储区是否具有匹配所述第一写入数据的样本数据；若没有，确定所述第一写入数据中是否包含样本数据，所述第一写入数据中的样本数据与所述第一写入数据中其余数据的比特差在预设范围内；或者，确定所述缓存区中是否包含样本数据；如果所述第一写入数据或者所述缓存区中包含样本数据，将所述样本数据存储至所述存储芯片的样本存储区。
[0008]其中，如果所述样本存储区、所述第一写入数据、所述缓存区中不包含所述样本数据，将所述第一写入数据写入所述存储芯片的原始数据存储区。
[0009]所述方法还包括：接收读取指令；基于所述读取指令从所述样本存储区读出所述样本数据，以及从所述冗余存储区读取所述冗余码；基于所述样本数据以及所述冗余码得
到读出数据。
[0010]其中，所述逻辑芯片根据样本数据对所述第一写入数据进行压缩，得到冗余码的步骤，包括：所述逻辑芯片利用编解码模块根据样本数据对所述第一写入数据进行压缩，得到冗余码；所述编解码模块设置于所述逻辑芯片中；其中，所述编解码模块包括BCH纠错算法、LDPC中至少一种。
[0011]为解决上述技术问题，本专利技术提供的第二个技术方案为：提供一种数据读取方法，方法包括：接收读取指令；基于读取指令从存储器的样本存储区读出样本数据，以及从存储器的冗余存储区读取冗余码；利用存储器中的编解码模块基于样本数据以及冗余码得到读出数据。
[0012]为解决上述技术问题，本专利技术提供的第三个技术方案为：提供一种三维存储器，包括：逻辑芯片；存储芯片，所述存储芯片包括冗余存储区；所述逻辑芯片与所述存储芯片三维集成；其中，所述逻辑芯片确定第一写入数据；根据样本数据对所述第一写入数据进行压缩，得到冗余码；所述第一写入数据与所述样本数据的比特差在预设范围内；将所述冗余码与所述样本数据的存储地址存储至所述存储芯片的冗余存储区。
[0013]其中，所述逻辑芯片包括：编解码模块，所述编解码模块用于基于所述样本数据计算所述第一写入数据的冗余码，以及用于基于所述样本数据以及所述冗余码计算得到读出数据；地址命令模块，所述地址命令模块用于接收读取指令和写入指令；内存控制器，所述内存控制器连接所述存储芯片，用于控制所述逻辑芯片以及所述存储芯片。
[0014]其中，所述存储芯片还包括原始数据存储区和样本数据存储区，所述原始数据存储区用于存储所述第一写入数据，所述样本数据存储区用于存储所述样本数据。
[0015]其中，所述样本存储区、所述冗余存储区以及所述原始数据存储区位于同一存储芯片上；或者所述样本存储区、所述冗余存储区以及所述原始数据存储区分别位于不同存储芯片上。
[0016]为解决上述技术问题，本专利技术提供的第四个技术方案为：提供一种电子设备，包括：三维存储器以及处理芯片；所述三维存储器包括：逻辑芯片和存储芯片；所述存储芯片包括冗余存储区；所述逻辑芯片与所述存储芯片三维集成；其中，所述逻辑芯片确定第一写入数据；根据样本数据对所述第一写入数据进行压缩，得到冗余码；所述第一写入数据与所述样本数据的比特差在预设范围内；将所述冗余码与所述样本数据的存储地址存储至所述存储芯片的冗余存储区；所述三维存储器包括接口，所述三维存储器通过所述接口与所述处理芯片连接。
[0017]本专利技术的有益效果，区别于现有技术的情况，本专利技术通过逻辑芯片确定第一写入数据；逻辑芯片根据样本数据对所述第一写入数据进行压缩，得到冗余码；所述第一写入数据与所述样本数据的比特差在预设范围内；将所述冗余码与所述样本数据的存储地址存储至所述存储芯片的冗余存储区，所述逻辑芯片与所述存储芯片三维集成。本申请的方法，在进行压缩时，无需将数据读出存储器，实现高压缩率，减少访存数据的延时，并且降低CPU的功耗。另外，本申请的方法，在缓存区容量不足时，将至少部分数据转移，能够扩展存储容量，降低了CPU的开销。
附图说明
[0018]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
[0019]图1为现有技术的存储架构示意图；
[0020]图2为本专利技术数据读写方法的第一实施例的流程示意图；
[0021]图3为本专利技术数据读写方法的第二实施例的流程示意图；
[0022]图4为本专利技术数据读取方法的一实施例的流程示意图；
[0023]图5为本专利技术三维存储器的一实施例的结构示意图；
[0024]图6为本专利技术三维存储器的另一实施例的结构示意图；
[0025]图7为本专利技术电子设备的一实施例的结构示意图。
[0026]具体实施方法
[0027]本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据读写方法，其特征在于，所述方法包括：逻辑芯片确定第一写入数据；逻辑芯片根据样本数据对所述第一写入数据进行压缩，得到冗余码；所述第一写入数据与所述样本数据的比特差在预设范围内；将所述冗余码与所述样本数据的存储地址存储至所述存储芯片的冗余存储区，所述逻辑芯片与所述存储芯片三维集成。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：所述逻辑芯片接收第二写入数据；将所述第二写入数据中的所述样本数据存储至所述存储芯片的样本存储区；将所述第二写入数据中除所述样本数据外的其余数据写入所述逻辑芯片的缓存区。3.根据权利要求1所述的方法，其特征在于，所述逻辑芯片确定第一写入数据的步骤之前，包括：确定所述逻辑芯片的缓存区的可用存储空间是否大于阈值；响应于否，则将所述缓存区中至少部分数据确定为所述第一写入数据。4.根据权利要求1所述的方法，其特征在于，所述逻辑芯片根据样本数据对所述第一写入数据进行压缩，得到冗余码的步骤之前，包括：确定所述存储芯片的样本存储区是否具有匹配所述第一写入数据的样本数据；若没有，确定所述第一写入数据中是否包含样本数据，所述第一写入数据中的样本数据与所述第一写入数据中其余数据的比特差在预设范围内；或者，确定所述缓存区中是否包含样本数据；如果所述第一写入数据或者所述缓存区中包含样本数据，将所述样本数据存储至所述存储芯片的样本存储区。5.根据权利要求4所述的方法，其特征在于，如果所述样本存储区、所述第一写入数据、所述缓存区中不包含所述样本数据，将所述第一写入数据写入所述存储芯片的原始数据存储区。6.根据权利要求1～5任一项所述的方法，其特征在于，所述方法还包括：接收读取指令；基于所述读取指令从所述样本存储区读出所述样本数据，以及从所述冗余存储区读取所述冗余码；基于所述样本数据以及所述冗余码得到读出数据。7.根据权利要求1～5任一项所述的方法，其特征在于，所述逻辑芯片根据样本数据对所述第一写入数据进行压缩，得到冗余码的步骤，包括：所述逻辑芯片利用编解码模块根据样本数据对所述第一写入数据进行压缩，得到冗余码；所述编解码模块设置于所述逻辑芯片中；其...

【专利技术属性】
技术研发人员：周小锋，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：