定位验证错误的方法、电子设备和存储介质技术

本申请提供一种在逻辑系统设计中定位验证错误的方法，包括：接收所述逻辑系统设计在验证环境中产生的多个验证错误，所述多个验证错误包括多个第一验证错误和第二验证错误；在所述多个验证错误中，确定多个第一验证错误以及与所述多个第一验证错误对应的多个第一错误位置之间的映射关系；基于所述逻辑系统设计、所述验证环境以及所述映射关系生成所述错误定位模型；以及使用所述错误定位模型确定第二验证错误的第二错误位置。二验证错误的第二错误位置。二验证错误的第二错误位置。

【技术实现步骤摘要】
定位验证错误的方法、电子设备和存储介质


[0001]本申请实施例涉及芯片验证
，尤其涉及一种在逻辑系统设计中定位错误的方法、电子设备及存储介质。

技术介绍

[0002]在集成电路的验证领域，为了验证逻辑系统设计是否正确，需要设计验证环境用于验证逻辑系统设计。验证环境在编译之后可以在计算机或硬件仿真设备上运行，以对逻辑系统设计的各种功能进行仿真测试，从而验证逻辑系统设计是否正确。
[0003]验证环境通过成千上万的接口与逻辑系统设计相连接。当验证环境对逻辑系统设计进行验证时，验证环境会对验证过程中发现的验证错误进行报告。但是由于验证环境与逻辑系统设计间的接口数量太过庞大，导致验证环境无法直接定位到验证错误的实际发生位置。实际操作过程中，通常由工程师(用户)经过经验和具体的检测来判定被报告的验证错误的实际发生位置(也称为根本原因(root cause))。但是由于验证错误的数量可能较多，如果每一次发现验证错误后都经由工程师(用户)判断再进行定位的话在时间上和人工成本上都过于浪费。并且在大量的错误报告中，还可能存在大量的相同或相似的验证本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种在逻辑系统设计中定位验证错误的方法，包括：接收所述逻辑系统设计在验证环境中产生的多个验证错误，所述多个验证错误包括多个第一验证错误和第二验证错误；在所述多个验证错误中，确定多个第一验证错误以及与所述多个第一验证错误对应的多个第一错误位置之间的映射关系；基于所述逻辑系统设计、所述验证环境以及所述映射关系生成所述错误定位模型；以及使用所述错误定位模型确定所述第二验证错误的第二错误位置。2.如权利要求1所述的方法，其中，确定多个第一验证错误以及与所述多个第一验证错误对应的多个第一错误位置之间的映射关系进一步包括：接收所述多个第一验证错误；由用户确定所述多个第一验证错误在所述逻辑系统设计中的第一错误位置；以及确定所述多个第一验证错误和所述多个第一错误位置之间的映射关系。3.如权利要求1所述的方法，其中，所述第一错误位置是所述逻辑系统设计中与所述第一验证错误对应的接口。4.如权利要求3所述的方法，其中，使用所述错误定位模型确定所述第二验证错误的第二错误位置进一步包括：使用所述错误定位模型确定所述第二验证错误的候选接口；以及根据所述候...

【专利技术属性】
技术研发人员：黄世杰，
申请(专利权)人：芯华章科技股份有限公司，
类型：发明
国别省市：