一种SoC芯片多版本验证方法、装置及设备制造方法及图纸

一种关于SoC芯片多版本验证方法、装置及设备，所述方法包括：S1.设置随机变量；S2.对所述随机变量进行约束，根据随机变量的取值选择待测设计寄存器；S3.将随机变量的取值传递到验证顶层，根据所述随机变量的取值以及约束条件连接待测设计的不同接口；S4.根据随机变量的取值将激励通过对应接口输送到待测设计寄存器中。本发明专利技术提供的关于SoC芯片多版本验证方法、装置及设备，通过设置随机变量，根据随机变量的不同取值实现多个版本的测试，搭建的验证平台只需要编译一次就可以实现针对SoC芯片不同版本的功能进行验证，有效解决了现有多版本SoC芯片验证需要搭建多个平台分别进行验证存在的验证平台搭建不够灵活且不方便维护的问题。问题。问题。

【技术实现步骤摘要】
一种SoC芯片多版本验证方法、装置及设备


[0001]本专利技术属于芯片验证
，具体涉及一种SoC芯片多版本验证方法、装置及设备。

技术介绍

[0002]随着大规模集成电路的发展，SOC片上系统集成了越来越多的IP模块，芯片复杂度和集成度不断提高，对验证的要求越来越高。当前SoC芯片设计过程中经常实现不同的版本，即芯片设计对外管脚是相同的，但是管脚的功能、接口协议以及内部功能等方面存在不同的版本，对于验证来说需要根据不同的功能版本建立不同版本的验证平台分别进行验证，这样验证平台搭建不够灵活且不方便维护。

技术实现思路

[0003]本专利技术所要解决的技术问题在于针对上述现有多版本SoC芯片验证需要搭建多个平台分别进行验证存在的验证平台搭建不够灵活且不方便维护的问题，提供一种SoC芯片多版本验证方法，一种SoC芯片多版本验证装置以及一种SoC芯片多版本验证设备。
[0004]第一方面，本专利技术提供的一种SoC芯片多版本验证方法，包括以下步骤：S1.设置随机变量；S2.对所述随机变量进行约束，根据随机变量的取值选择待测设计寄存器；S3.将随机变量的取值传递到验证顶层，根据所述随机变量的取值以及约束条件连接待测设计的不同接口；S4.根据随机变量的取值将激励通过对应接口输送到待测设计寄存器中。
[0005]作为本专利技术的进一步改进，步骤S1之前还包括，建立寄存器模型，所述寄存器模型包括对应待测设计的验证代码，所述验证代码包含待测设计寄存器的所有信息。
[0006]作为本专利技术的进一步改进，步骤S3还包括：根据随机变量的值驱动SoC芯片管脚选择对应的验证版本；根据随机变量的值驱动验证环境选择对应的接口组件与芯片管脚连接。
[0007]作为本专利技术的进一步改进，步骤S4还包括：根据随机变量的取值选择对应的接口组件，所述接口组件将激励以SoC芯片对应接口的时序格式发送到对应的SoC芯片管脚;从对应的SoC芯片管脚将激励发送到SoC芯片内部的对应接口;从SoC芯片内部的对应接口将激励发送到对应的待测设计寄存器，进行待测设计寄存器的写、读操作。
[0008]作为本专利技术的进一步改进，用fun_sel表示所述随机变量，当fun_sel=0时，选择第一验证版本接口访问所述待测设计寄存器，所述寄存器模型与所述第一验证版本接口对应的第一接口组件连接，所述第一接口组件与所述第一验证版本接口连接；当fun_sel=1时，选择第二验证版本接口访问所述待测设计寄存器，所述寄存器模型与所述第二验证版本接
口对应的第二接口组件连接，所述第二接口组件与所述第二验证版本接口连接。
[0009]作为本专利技术的进一步改进，所述第一验证版本接口和所述第二验证版本接口为任意一种接口，包括但不限于JTAG接口、SW接口、I2C接口、AXI接口、AHB接口等。
[0010]作为本专利技术的进一步改进，所述第一验证版本接口和所述第二验证版本接口的接口类型不同。
[0011]第二方面，本专利技术还提供一种SoC芯片多版本验证装置，包括：设置模块，用于设置随机变量；约束模块，用于对所述随机变量进行约束，根据所述随机变量的取值选择待测设计寄存器；连接模块，用于将随机变量的取值传递到验证顶层，并根据所述随机变量的取值以及约束条件连接待测设计的不同接口；发送模块，用于根据所述随机变量的取值将激励通过对应接口输送到待测设计寄存器中。
[0012]第三方面，本专利技术还提供一种SoC芯片多版本验证设备，所述SoC芯片多版本验证设备包括：至少两个激励模型，每个激励模型对应一种接口；所述至少两个激励模型根据对应接口协议发送激励，以使得所述SoC芯片多版本验证设备执行上述任一实施例所述的SoC芯片多版本验证方法。
[0013]本专利技术提供的一种SoC芯片多版本验证方法，通过设置随机变量，根据随机变量的不同取值实现SoC芯片多个功能版本的测试，搭建的验证平台只需要编译一次，就可以实现针对SoC芯片不同版本的功能进行验证，有效解决了现有多版本SoC芯片验证需要搭建多个平台分别进行验证存在的验证平台搭建不够灵活且不方便维护的问题。
[0014]下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。
附图说明
[0015]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术一部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1为本专利技术实施例提供的一种SoC芯片多版本验证方法流程图；图2为本专利技术实施例提供的一种SoC芯片多版本验证接口连接示意图；图3为本专利技术实施例提供的一种SoC芯片多版本验证装置的结构框图；图4为本专利技术实施例提供的一种SoC芯片多版本验证设备的结构示意图。
[0017]附图中各标号的含义为：200
‑
待测设计；201
‑
第一验证版本接口；202
‑
第二验证版本接口；203
‑
第一接口组件；204
‑
第二接口组件；205
‑
待测设计寄存器；301
‑
设置模块；302
‑
约束模块；303
‑
连接模块；304
‑
发送模块；401
‑
激励模型1；402
‑
激励模型2。
具体实施方式
[0018]为了使本专利技术的目的、技术方案及优点更加清楚明白，下面将结合本专利技术实施例
中的附图和具体实施例，对本专利技术实施例中的技术方案进行清楚、完整地描述，对本专利技术作进一步详细说明，应当理解，此处所描述的实施例仅仅用以解释本专利技术，是本专利技术一部分实施例，而不是全部的实施例，即此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其它具体实施例来达成相同或均等的功能与步骤顺序。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0019]首先对本申请所涉及的名词进行解释：SoC芯片：指的是芯片级系统（System on Chip），简称片上系统，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容，硬件组成包括：核心（core）,寄存器，外设接口，总线，中断模块，时钟模块等。
[0020]待测设计：简称（DUT）,本方案中的待测设计为待测SoC芯片。
[0021]接口：指的是通信接口（communication interface），是一些有标准定义的接口协议，目的是实现主机与从机之间的数据通信。
[0022]当前SoC芯片设计过程中经常实现不同的版本，即芯片设计对外管脚是相同的，但是管脚的功能、接口协议以及内部功能等方面存在不同的版本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SoC芯片多版本验证方法，其特征在于，包括以下步骤：S1.设置随机变量；S2.对所述随机变量进行约束，根据随机变量的取值选择待测设计寄存器；S3.将随机变量的取值传递到验证顶层，根据所述随机变量的取值以及约束条件连接待测设计的不同接口；S4.根据随机变量的取值将激励通过对应接口输送到待测设计寄存器中。2.根据权利要求1所述的一种SoC芯片多版本验证方法，其特征在于，步骤S1之前还包括，建立寄存器模型，所述寄存器模型包括对应待测设计的验证代码，所述验证代码包含所述待测设计寄存器的所有信息。3.根据权利要求2所述的一种SoC芯片多版本验证方法，其特征在于，步骤S3还包括：根据随机变量的值驱动SoC芯片管脚选择对应的验证版本；根据随机变量的值驱动验证环境选择对应的接口组件与芯片管脚连接。4.根据权利要求3所述的一种SoC芯片多版本验证方法，其特征在于，步骤S4还包括：根据随机变量的取值选择对应的接口组件，所述接口组件将激励以SoC芯片对应接口的时序格式发送到对应的SoC芯片管脚;从对应的SoC芯片管脚将激励发送到SoC芯片内部的对应接口;从SoC芯片内部的对应接口将激励发送到对应的所述待测设计寄存器，进行所述待测设计寄存器的写、读操作。5.根据权利要求4所述的一种SoC芯片多版本验证方法，其特征在于，用fun_sel表示所述随机变量，当fun_sel=0时，选择第一验证版本接口访问所述待测设计寄存器，所述寄存...

【专利技术属性】
技术研发人员：谢启梁，
申请(专利权)人：深圳市楠菲微电子有限公司，
类型：发明
国别省市：