电路模拟方法与电路模拟系统技术方案

本发明专利技术涉及一种电路模拟方法，其包括下列操作：根据一第一网表档与一制程模型数据并行地执行多个蒙特卡罗模拟以产生一效能模拟结果，其中该第一网表档用于指示一电路系统中的一基本电路；根据该效能模拟结果选出低于一预定良率的多个元件参数；以及根据这些元件参数确认该电路系统的一预估良率是否符合该预定良率。良率。良率。

【技术实现步骤摘要】
电路模拟方法与电路模拟系统


[0001]本专利技术涉及一种电路模拟方法，特别涉及一种可预估存储器整体良率的电路模拟方法与电路模拟系统。

技术介绍

[0002]芯片的良率通常会使用数学模型或常态分布函数来进行推估。然而，随着制程发展，先进制程下的晶体管元件特性在部分条件下并不符合原有的分布方式。因此，并无法准确推得该芯片的良率。另一方面，若使用蒙特卡罗模拟来对芯片中的所有电路进行验证，可以取得较为准确的预估良率，然而，此种模拟方式相当耗时，几乎无法在有限的开发时程中实现。

技术实现思路

[0003]在本专利技术的一些实施例中，电路模拟方法包含下列操作：根据一第一网表档与一制程模型数据并行地执行多个蒙特卡罗模拟以产生一效能模拟结果，其中该第一网表档用于指示一电路系统中的一基本电路；根据该效能模拟结果选出低于一预定良率的多个元件参数；以及根据这些元件参数确认该电路系统的一预估良率是否符合该预定良率。
[0004]在本专利技术的一些实施例中，电路模拟系统包含至少一存储器电路以及至少一处理器电路。至少一存储器电路用以储存多个代码。至少一处理器电路用以执行该至少一存储器电路中的这些代码，以及：根据一第一网表档与一制程模型资料并行地执行多个蒙特卡罗模拟以产生一效能模拟结果，其中该第一网表档用于指示一电路系统中的一基本电路；根据该效能模拟结果选出低于一预定良率的多个元件参数；以及根据这些元件参数确认该电路系统的一预估良率是否符合该预定良率。
[0005]有关本专利技术的特征、实作与功效，现配合图示对优选实施例详细说明如下。
附图说明
[0006]图1为根据本专利技术的一些实施例绘制的一种电路模拟系统的示意图；
[0007]图2A为根据本专利技术的一些实施例绘制的电路系统的示意图；
[0008]图2B为根据本专利技术的一些实施例绘制的对3000个电路系统进行模拟的设定条件的示意图；
[0009]图3为根据本专利技术的一些实施例绘制的一种电路模拟方法的流程图；以及
[0010]图4为根据本专利技术的一些实施例绘制的图1的效能模拟结果的示意图。
具体实施方式
[0011]本说明书所使用的所有词汇具有其通常的含义。上述词汇为在普遍常用字典中的定义，在本
技术实现思路
中所包括的、任一在此讨论的词汇的使用例子，仅作为示例，不应限制本专利技术的范围与含义。同样地，本专利技术也不仅以在此说明书中所示出的各种实施例为限。
[0012]关于本说明书中所使用的“耦接”或“连接”，均可指两个或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指两个或多个元件相互操作或动作。如本说明书所用，用语“电路系统(circuitry)”可为由至少一电路(circuit)所形成的单一系统，且用语“电路”可为由至少一个晶体管与/或至少一个主被动元件按一定方式连接以处理信号的装置。
[0013]如本说明书所用，用语“与/或”包括了所列出关联项目中的一个或多个的任何组合。在本说明书中，所使用的第一、第二与第三等词汇，用于描述并辨别各个元件。因此，在本说明书中的第一元件也可被称为第二元件，而不脱离本专利技术的本意。为便于理解，各图示中的类似元件将被指定为相同标号。
[0014]图1为根据本专利技术的一些实施例绘制的一种电路模拟系统100的示意图。在一些实施例中，电路模拟系统100可用于执行图3中的电路模拟方法，以推估电路系统的良率。
[0015]电路模拟系统100包括至少一处理器电路110、至少一存储器电路120以及至少一输入/输出(input/output，I/O)界面130。至少一处理器电路110耦接到至少一存储器电路120以及至少一I/O界面130。在不同实施例中，至少一处理器电路110可为(但不限于)中央处理单元(CPU)、专用集成电路(Application
‑
specific integrated circuit)或分散式处理系统等等。用来实施至少一处理器电路110的各种电路或单元均属于本专利技术所涵盖的范围。
[0016]至少一存储器电路120储存至少一代码，其用于辅助设计集成电路。例如该至少一代码由多个指令集所编码而成，其中多个指令集用于对集成电路执行蒙特卡罗模拟(Monte Carlo Simulation)与/或其他电路模拟，以验证集成电路的效能与/或良率。在一些实施例中，至少一处理器电路110可执行储存于至少一存储器电路120的代码，以执行图3的电路模拟方法300的操作。在一些实施例中，至少一存储器电路120可储存用于指示图2A中的存储器单元电路214的网表(netlist)档D1以及制程模型数据DA，以供至少一处理器电路110进行蒙特卡罗模拟或各种电路模拟。在一些实施例中，制程模型数据DA为制程厂提供的数据，其用于定义一特定制程中的多个元件参数。在一些实施例中，至少一存储器电路120可储存前述多种模拟的模拟结果(例如为效能模拟结果PR)，以供至少一处理器电路110进行后续分析。在一些实施例中，至少一存储器电路120还储存至少一电脑辅助设计软件，其用于根据网表档D1或网表档D2进行电路模拟与/或前述的蒙特卡罗模拟。例如，该至少一电脑辅助设计软件可为(但不限于)HSPICE。
[0017]在一些实施例中，至少一存储器电路120为非暂态电脑可读取储存媒介，其储存用于进行电路模拟的至少一代码。例如，至少一存储器电路120储存有用于执行电路模拟方法300的多个可执行指令。在一些实施例中，电脑可读取储存媒介可为(但不限于)电性、磁性、光学、红外线与/或半导体装置。例如，电脑可读取储存媒介包括(但不限于)半导体或固态存储器、磁带、可移除式电脑磁盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘与/或光学磁盘。在一些实施例中，光学磁盘包括(但不限于)只读光盘(CD
‑
ROM)、可重复录写光盘(CD
‑
R/W)与/或数字影音光盘(DVD)。
[0018]至少一I/O界面130可由各种控制装置接收多个数据(例如为网表档D1、制程模型数据DA、预定良率的数值、网表档D2等等)与/或指令，其中这些控制装置可由电路设计者或验证工程师操控。据此，电路模拟系统100可由来自至少一I/O界面130的输入或命令操控。
在一些实施例中，至少一I/O界面130包括一屏幕，其设置以显示代码执行的状态与/或蒙特卡罗模拟的实验结果。在一些实施例中，至少一I/O界面130可包括(但不限于)包括图形化用户界面(GUI)。在一些实施例中，至少一I/O界面130可包括(但不限于)键盘、数字键盘、鼠标、轨迹球、触控屏、与/或游标方向键中的至少一个，以发送命令给至少一I/O界面130。
[0019]图2A为根据本专利技术的一些实施例绘制的电路系统200的示意图。在一些实施例中，图1的电路模拟系统100可对电路系统200中的一个或多个电路进行电路模拟。
[0020]在一些实施例中，电路系统200可为存储器。例如，电路系统200可为(但不限于)静态随机存取本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路模拟方法，包括：根据一第一网表(netlist)档与一制程模型数据并行地执行多个蒙特卡罗模拟以产生一效能模拟结果，其中所述第一网表档用于指示一电路系统中的一基本电路；根据所述效能模拟结果选出低于一预定良率的多个元件参数；以及根据所述多个元件参数确认所述电路系统的一预估良率是否符合所述预定良率。2.根据权利要求1所述的电路模拟方法，其特征在于，所述电路系统为一存储器，且所述基本电路为所述存储器中用于储存一个比特的一存储器单元电路。3.根据权利要求1所述的电路模拟方法，其特征在于，所述基本电路为包括六个晶体管的一存储器单元电路。4.根据权利要求1所述的电路模拟方法，其特征在于，所述效能模拟结果用于指示所述基本电路的一操作速度或一功率消耗的分布。5.根据权利要求1所述的电路模拟方法，其特征在于，所述多个元件参数包括所述基本电路中的至少一晶体管的一接面深度、一氧化层厚度、一通道长度偏移、一通道宽度偏移、一临界电压、一载流子迁移率或一漏致势垒降低(drain induce barrierlowing)值中的至少一个。6.根据权利要求1所述的电路模拟方法，其特征在于，根据所述多个元件参数确认所述电路系统的所述预估良率是否符合所述预定良率，包括：根据所述多个元件参数与一概率密度函数计算所述电路系统...

【专利技术属性】
技术研发人员：陈英杰，余美俪，罗幼岚，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：