用于栅极帽盖部增强的保护层制造技术

本公开内容涉及用于栅极帽盖部增强的保护层。本文描述的实施例可以涉及与在SAC图案化期间保护晶体管栅极结构内的金属栅极相关的装置、过程和技术。具体地，实施例包括区域选择性沉积技术，以在栅极上或在栅极帽盖部上沉积对SAC蚀刻具有良好选择性的膜。在实施例中，膜可以包括锆和/或氧的组合，或可以包括氧化锆。可以描述和/或要求保护其他实施例。可以描述和/或要求保护其他实施例。可以描述和/或要求保护其他实施例。

【技术实现步骤摘要】
用于栅极帽盖部增强的保护层


[0001]本公开内容的实施例总体上涉及集成电路(IC)制造领域，并且具体而言，涉及栅极结构。

技术介绍

[0002]计算设备、虚拟机和云计算的持续增长将不断增加对IC中晶体管的密度和质量增加的需求。
附图说明
[0003]图1A
‑
1D示出了在晶体管制造期间用于自对准触点(SAC)图案化的传统制造过程中的阶段。
[0004]图2A
‑
2C示出了根据各种实施例的用于将氧化锆施加到栅极帽盖部(gate cap)的制造过程中的阶段。
[0005]图3A
‑
3D示出了根据各种实施例的用于使用被施加到金属栅极的氧化锆来保护金属栅极的SAC图案化的制造过程中的阶段。
[0006]图4A
‑
4G示出了根据各种实施例的用于将氧化锆沉积到金属栅极上以保护金属栅极的制造过程中的阶段。
[0007]图5A
‑
5F示出了根据各种实施例的用于将氧化锆沉积在氮化硅表面上的制造过程中的阶段。
[000本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：一个或多个栅极结构，其分别在一个或多个沟道结构上方，所述一个或多个栅极结构包括栅极和栅极电介质；以及保护层，其在所述一个或多个栅极结构的一侧上分别与所述一个或多个栅极的表面耦合，所述保护层包括锆和氧。2.根据权利要求1所述的集成电路，其中，包括锆和氧的所述保护层包括氧化锆。3.根据权利要求1所述的集成电路，其中，所述保护层完全覆盖所述一个或多个栅极的每个表面。4.根据权利要求1所述的集成电路，其中，所述保护层具有第一侧和与所述第一侧相反的第二侧，其中，所述保护层的所述第一侧仅与所述一个或多个栅极的所述表面物理接触。5.根据权利要求1所述的集成电路，其中，所述栅极还包括围绕所述栅极并在所述栅极与所述栅极电介质之间的栅极间隔体。6.根据权利要求5所述的集成电路，其中，所述栅极间隔体是氮化硅(SiN)，并且电介质材料是氧化硅(SiO2)。7.根据权利要求5所述的集成电路，还包括在所述一个或多个栅极结构的所述一侧上的钝化层，所述钝化层与所述一个或多个栅极结构的未被所述保护层覆盖的所述一侧的表面耦合。8.根据权利要求7所述的集成电路，其中，所述钝化层是从以下中选择的一个：硅烷SAM钝化剂或碳钝化剂。9.根据权利要求1、2、3、4、5、6、7或8所述的集成电路，其中，所述栅极包括钨(W)或钨合金。10.一种方法，包括：在一个或多个沟道结构上方分别提供一个或多个栅极结构，所述一个或多个栅极结构包括栅极和栅极电介质；以及在所述一个或多个栅极结构的一侧上施加分别与所述一个或多个栅极的表面耦合...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：