【技术实现步骤摘要】
本专利技术涉及功率待机电路并且涉及一种实现低功率待机的方法。
技术介绍
每平方毫米内日益增多的晶体管数量使得越来越大的芯片系统(systems-on-chip(SoC))可能在不断增加的时钟速度和功率消耗下进行工作。因此,功率管理正在变成一项非常重要的议题。针对SoC的功率消耗降低方法的技术发展状态使得独立的模块能够在不用的时候依据选通模块时钟来得以停止运行。用于降低功率的其它技术是降低时钟频率、减小电源电压(以使电路变慢为代价)、在模块设计中应用异步电路等等(见,例如,Neil H.E.Weste和KamranEshraghian所著的《CMOS VLSI设计原理-系统展望(Principles ofCMOS VLSI Design-A Systems Perspective)》(第二版,Addison-Wesley出版社,纽约,1993);Kees van Berkel和Martin Rem所著的《低功率异步电路的VLSI程控(VLSI Programming of AsynchronousCircuits for Low Power)》(Nat.Lab. ...
【技术保护点】
低功率待机电路,包括:信号接收装置(42);对由所述信号接收装置接收到的信号进行解码的装置;一个芯片系统(82),包括一个主微控制器(88;164);和一个代理微控制器(90;140),该代理微控制器与所述主 微控制器包含在同一集成电路封装上,在代理微控制器用于在接收到一个经过验证的信号的时候,控制供应给芯片系统(82)的至少一部分的电源电压。
【技术特征摘要】
...
【专利技术属性】
技术研发人员:JY蒂彻拉亚尔,
申请(专利权)人:皇家飞利浦电子股份有限公司,
类型:发明
国别省市:NL[荷兰]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。