移位寄存器和MOS型固态摄像传感器制造技术

本发明专利技术的目的是提供一种移位寄存器，在该移位寄存器中，防止由于第一晶体管与第二晶体管之间的部分处于高阻抗状态而引起的故障。本发明专利技术的移位寄存器包括用于存储从在前区的单元电路１输出的数据的电容器装置５。第一晶体管３仅当数据被存储在电容器装置５中时被开启。第二晶体管７包括连接到第一晶体管３的输出侧扩散层的控制电极和输入侧扩散层，并且仅当将来自于第一晶体管３的时钟信号的脉冲输入到控制电极和输入侧扩散层时被开启。电势控制装置２使第二晶体管至少在其中第二晶体管７应是关闭的期间保持关闭。

【技术实现步骤摘要】
专利技术
技术介绍
领域本专利技术涉及一种移位寄存器，更为具体地，涉及包括多个单元电路区的移位寄存器，所述单元电路区用于沿基于具有脉冲的时钟信号的方向传输数据。
技术介绍
现在将描述常规移位寄存器。附图说明图16示出常规移位寄存器的结构。参考图16，移位寄存器包括四个单元电路区1-1至1-4，并根据具有预定周期的两个时钟信号CLK1和CLK2在图16中从左向右传输数据。时钟信号CLK1和CLK2为具有周期相同但又以交替方式出现的脉冲的信号。单元电路1将输出信号NEXT(即要被传输的数据)输出到沿数据传输方向处于下游的相邻区(下文中称之为“随后区”)的另一单元电路1，并同时输出一个输出信号OUT。输出信号OUT作为复位信号RS用于擦除存储在沿数据传输方向处于上游的相邻区(下文中称之为“在前区”)的另一单元电路1中的数据。输出信号NEXT作为随后区的单元电路1的输入信号IN。参考图17，现在将更加详细地描述单元电路1。图17是示出单元电路1的详细结构的电路图。首先，将描述单元电路1的电路结构。参考图17，单元电路1包括晶体管3、电容器5、晶体管7和晶体管9。晶体管3的漏极连接到时钟信号CLK1的信号线，且经由晶体管3的漏极来接收时钟信号CLK1。将输入信号IN施加到晶体管3的栅极。晶体管3的源极连接到晶体管7的漏极。晶体管3的源极还连接到在前区的单元电路1，且经由晶体管3的源极将输出信号OUT输出。晶体管7的栅极连接到晶体管7的漏极。晶体管7的源极连接到随后区的单元电路1，且经由晶体管7的源极将输出信号NEXT输出。电容器5连接在晶体管3的栅极和源极之间。将输入信号IN施加到晶体管9的漏极。将复位信号RS施加到晶体管9的栅极。晶体管9的源极接地。现在将描述图17所示的单元电路1的器件的功能。晶体管3根据施加到其栅极的输入信号IN的电压值选择性地输出或不输出时钟信号。明确地，如果输入信号IN具有表示数据为“1”的高电平的电压，则晶体管3经由其源极将时钟信号CLK输出。如果输入信号IN具有低电平的电压，晶体管3不将时钟信号CLK经由其源极输出。在这种情况下，在晶体管3的源极的电势等于时钟信号CLK的低电平。电容器5用于存储从在前区的单元电路1传输的数据。电容器5可以是在晶体管3的栅极和漏极之间形成的电容器或者是在晶体管3的栅极和源极之间形成的电容器，或者可以是分离提供的电容器。晶体管7是一个开关，其确定是否将来自于晶体管3的源极的时钟信号CLK作为输出信号NEXT输出。明确地，如果将高电平的电压施加到晶体管7的栅极和漏极，那么表示数据为“1”的高电平的电压作为输出信号NEXT从晶体管7的源极输出。如果将低电平的电压施加到晶体管7的栅极和漏极，那么低电平的电压作为输出信号NEXT从晶体管7的源极输出。晶体管9使用来自于在后区的单元电路1的输出信号OUT作为复位信号RS来擦除存储在电容器5中的数据。因此，晶体管9用于在其所属的单元电路1输出要被传输的电荷之后，清除存储在其所属的单元电路1中的数据。参考图18，现在描述具有这种结构的常规移位寄存器的操作。图18示出在常规移位寄存器传输数据时的各种信号的电压转换。在t＝0时，单元电路1-1接收要被传输的数据。明确地，单元电路1-1接收具有高电平电压的输入信号IN1。数据存储在单元电路1-1的电容器5中，且单元电路1-1的晶体管3的栅极电势增至高电平。结果，单元电路1-1的晶体管3被开启。在t＝2时，时钟信号CLK1的电压转变为高电平。因为单元电路1-1的晶体管3开启，所以晶体管3将具有高电平电压的时钟信号CLK1经由其源极输出。因此，输出信号OUT1的电压增至高电平。再者，单元电路1-1的晶体管3的栅极电势(即，输入信号IN1的电压)增高。再者，在t＝2时，将高电平电压施加到单元电路1-1的晶体管7的栅极和漏极。因此，单元电路1-1的晶体管7被开启。结果，输出信号NEXT1的电压增至高电平。因此，将数据从单元电路1-1传输到单元电路1-2。在t＝3时，时钟信号CLK1的电压下降至低电平。相应地，输出信号OUT1的电压也下降至低电平。相似地，单元电路1-1的晶体管3的栅极电势(即，输入信号IN1的电压)下降。再者，在t＝3时，由于时钟信号CLK1的电压下降至低电平，所以单元电路1-1的晶体管7的栅极电势和漏极电势也下降。结果，单元电路1-1的晶体管7关闭。在t＝4时，时钟信号CLK2的电压转变为高电平。由于单元电路1-2的晶体管3开启，所以晶体管3经由其源极将具有高电平电压的时钟信号CLK2输出。因此，输出信号OUT2的电压增加至高电平。再者，单元电路1-2的晶体管3的栅极电势(即，输入信号IN2的电压)增高。将输出信号OUT2用作单元电路1-1的复位信号RS1。因此，随着输出信号OUT2的电压增高，复位信号RS1的电压也增高，由此清除存储在单元电路1-1的电容器5中的数据。结果，单元电路1-1的晶体管3的栅极电势(即，输入信号IN1的电压)下降至低电平。再者，在t＝4时，将高电平的时钟信号CLK2施加到单元电路1-2的晶体管7的栅极和漏极。因此，单元电路1-2的晶体管7被开启。结果，输出信号NEXT2的电压增至高电平。因此，将数据从单元电路1-2传输到单元电路1-3。在t＝5时，时钟信号CLK2的电压下降至低电平。因此，输出信号OUT2的电压也下降至低电平。相似地，单元电路1-2的晶体管3的栅极电势(即，输入信号IN2的电压)下降。再者，在t＝5时，随着时钟信号CLK2的电压下降至低电平，单元电路1-2的晶体管7的栅极电势和漏极电势也下降。结果，单元电路1-2的晶体管7关闭。在t＝6时，时钟信号CLK1的电压转变为高电平。因为单元电路1-3的晶体管3开启，所以晶体管3经由其源极将具有高电平电压的时钟信号CLK1输出。因此，输出信号OUT3的电压增至高电平。再者，单元电路1-3的晶体管3的栅极电势(即，输入信号IN3的电压)增高。输出信号OUT3用作单元电路1-2的复位信号RS2。因此，随着输出信号OUT3的电压增高，复位信号RS2的电压也增高，由此清除存储在单元电路1-2的电容器5中的数据。结果，单元电路1-2的晶体管3的栅极电势(即，输入信号IN2的电压)下降至低电平。再者，在t＝6时，将高电平的时钟信号CLK1施加到单元电路1-3的晶体管7的栅极和漏极。因此，单元电路1-3的晶体管7被开启。结果，输出信号NEXT3的电压增至高电平。因此，将数据从单元电路1-3传输到单元电路1-4。在t＝7时，时钟信号CLK1的电压下降至低电平。相应地，输出信号OUT3的电压也下降至低电平。相似地，单元电路1-3的晶体管3的栅极电势(即，输入信号IN3的电压)下降。再者，在t＝7时，随着时钟信号CLK1的电压下降至低电平，单元电路1-3的晶体管7的栅极电势和漏极电势也下降。结果，单元电路1-3的晶体管7关闭。在t＝8时，时钟信号CLK2的电压转变为高电平。因为单元电路1-4的晶体管3开启，所以晶体管3经由其源极将具有高电平电压的时钟信号CLK2输出。因此，输出信号OUT4的电压增至高电平。CLK1，单元电路1-4的晶体管3的栅极电势(即，输入信号IN4的电压)增高。再者，在t＝本文档来自技高网...

【技术保护点】
一种移位寄存器，包括多个单元电路区，用于根据具有脉冲的时钟信号在一个方向上传输数据，每一单元电路包括：电容器装置，用于存储从沿数据传输方向是处于上游的单元电路输出的数据；第一晶体管，包括输入侧扩散层和输出侧扩散层，其中，所述第一晶体管经由输入侧扩散层接收时钟信号，并且仅在将数据存储在电容器装置中时，第一晶体管被开启，以便经由输出侧扩散层输出时钟信号脉冲；第二晶体管，包括控制电极、输入侧扩散层和输出侧扩散层，其中所述控制电极和所述输入侧扩散层连接到第一晶体管的输出侧扩散层，且仅在将来自于第一晶体管的时钟信号脉冲输入到所述控制电极和所述输入侧扩散层时，第二晶体管被开启，以便经由所述输出侧扩散层将数据输出到沿数据传输方向是处于下游的单元电路；以及电势控制装置，用于将第二晶体管的控制电极的电势控制为如此电势，使得至少在第二晶体管应是关闭的期间，第二晶体管保持关闭。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：村上雅史，松长诚之，桝山雅之，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]