提高投影像素化显示器的空间分辨率的方法和装置制造方法及图纸

一种像素化图像显示系统，包括：一个包含一个像素元阵列的第一面板，每个像素元被一个不透明区域所局部掩盖；一个或者多个附加面板，每个附加面板包括一个像素元阵列，每个像素元被一个不透明的区域局部掩盖；一个用于将来自于一个图像数据集的一个不同的像素数据子集导引到每个面板从而控制每个面板的像素元的装置；以及一个用于在至少水平和垂直方向之一上将来自于每个面板的交织的像素元对齐和投射到屏幕上从而形成一幅像素化图像的装置。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及投影像素化显示器的领域；尤其是，本专利技术涉及提高投影的像素化(pixelated)图像的分辨率的方法和装置。
技术介绍
在一个像素化显示器系统中，光线根据系统所使用的显示面板的类型，或者从显示面板反射，或者穿过该显示面板，直接通过光学系统投射到屏幕上形成一幅图像。每个显示面板包括一个像素元阵列，在反射光学系统的情况下，该阵列选择性地从一个光学系统反射光线或者将光线发射到该光学系统上，在透射性系统的情况下，该阵列选择性的阻碍或者透射光线。该阵列元基于从原始图像产生的电子数据而受控，该图像被分成相等区域的像素，像素的数目等于显示面板上的像素元的数目。给定显示面板的分辨率受该显示面板上离散像素元数目的限制。例如，一个“1280×1024”显示器仅能够呈现水平方向1280个像素元，垂直方向1024行像素元。基本上，给定显示面板的像素数目受显示面板中每个像素元的物理尺寸的限制。通常，为了提高投影图像的分辨率，要提高显示屏幕的尺寸，或者降低像素元的尺寸从而提高像素密度。这两种解决方案都存在问题。由于显示面板尺寸的增加，导致了尺寸，重量，能量消耗以及制造和成本的问题。像素元尺寸的降低受半导体技术的限制，并且随着像素尺寸的降低，其越来越贵。而且，更高密度的像素导致每个像素的输出降低，并且产生了具有降低的全部光线输出和低的分辨率的投影图像。
技术实现思路
本专利技术的第一方面是一种像素化图像显示系统，包括包括一个像素元阵列的第一面板，每个像素元被一个不透明的区域局部掩盖；一个或者多个附加面板，每个附加面板包括一个像素元阵列，每个像素元被一个不透明的区域局部掩盖；用于将来自于一个图像数据集的一个不同的像素数据子集导引到每个面板从而控制每个面板的像素元的装置；以及用于在至少水平和垂直方向之一上将来自于每个面板的交织的像素元对齐和投射到屏幕上从而形成一幅像素化图像的装置。本专利技术的第二方面是一个像素化图像显示装置，包括一个第一面板，包括一个像素元阵列以及具有覆盖该阵列的不透明区域和透明区域的掩盖板，每个像素元被该掩盖板的一个不透明的区域的一部分局部掩盖；一个或者多个附加面板，每个附加面板包括一个像素元阵列以及具有覆盖该阵列的不透明区域和透明区域的掩盖板，每个像素元被该掩盖板的一个不透明区域的一部分所局部掩盖；以及用于交织每个面板的图像并且透射所产生的交织图像的装置。本专利技术的第三方面是形成一个像素化图像的方法，包括提供一个第一面板，它包含一个像素元阵列以及一个具有覆盖该阵列的不透明区域和透明区域的掩盖板，每个像素元被该掩盖板的一个不透明区域的一部分局部掩盖；提供一个或者多个附加面板，每个附加面板包括一个像素元阵列和具有覆盖该阵列的不透明区域和透明区域的掩盖板，每个像素元被该掩盖板的不透明区域的一部分局部掩盖；并且投射形成在每个面板上的图像的交织图像。附图说明本专利技术的特征在附加的权利要求中描述。但是当结合附图阅读本专利技术时，参考下面所述的对优选实施例的详细描述将可以更好地理解本专利技术。附图1A是根据本专利技术的第一像素阵列的示意性框图；附图1B是根据本专利技术的第一阵列掩盖板的示意性框图；附图1C是根据本专利技术的第一显示面板的示意性框图；附图2A是根据本专利技术的第二像素阵列的示意性框图；附图2B是根据本专利技术的第二阵列掩盖板的示意性框图；附图2C是根据本专利技术的第二显示面板的示意性框图；图3是根据本专利技术的投影图像的示意性框图；附图4是结合了根据本专利技术的显示面板的一个投影显示系统的示意性透视图；附图5A是表明根据本专利技术的第一实施例的形成增强分辨率的投影像素的详细的示意性框图；附图5B是表明根据本专利技术的第二实施例的形成增强分辨率的投影像素的详细的示意性框图； 附图6A是表明根据本专利技术的第三实施例的形成增强分辨率的投影像素的详细的示意性框图；附图6B是根据本专利技术的第四实施例的形成增强分辨率的投影像素的详细的示意性框图；附图7是表明根据本专利技术的第五实施例的形成增强分辨率的投影像素的详细的示意性框图；附图8是表明根据本专利技术的第六实施例的一个显示面板上的一个像素元的详细的示意性框图。具体实施例方式附图1A-1C，2A-2C以及附图3表明本专利技术的基本原理并且构成本专利技术的第一实施例。附图1A是根据本专利技术的第一像素阵列的示意性框图。在附图1A中，第一阵列100包括多个在行110和列115上排列的相等尺寸的像素元105。第一阵列100的长度为“L”，宽度为“W”。在“W”内或者在水平方向上具有2X-1列115，在“L”内或者垂直方向上具有“Y”行110。每个像素105具有第一垂直边缘120和一个相对的第二垂直边缘125。列115在“W”的方向上按照奇整数顺序计数，行110在“L”方向上以整数顺序计数。第一阵列100可以是一个诸如透射液晶显示器(TLCD)的透射阵列或者诸如一个变形镜设备(DMD)，硅基液晶显示设备(LCOS)或者反射液晶显示器(RLCD)的反射阵列。附图1B是根据本专利技术的第一阵列掩盖板的示意性框图。在附图1B中，第一掩盖板130包括大量不透明区域135，其被等间距分割并且其间散布着透明区域140。第一掩盖板130也长“L”，宽“W”。不透明区域135和透明区域140都沿着“L”方向延伸，并且在本实施例中，形成了以透明区域140开始的一个垂直条状图案。每个不透明区域135具有一个第一垂直边缘145和一个相对的第二垂直边缘150。一个透明区域140以及一个相邻的不透明区域135形成了一个透明/不透明区域对155。每个透明/不透明区域对155的宽度与每个列115的宽度相同。附图1C是根据本专利技术的第一显示面板的示意性框图。在附图1C中，附图1B的第一掩盖板130重叠在附图1A的第一阵列100上形成了第一面板160。第一面板160也长“L”，宽“W”。第一掩盖板130的每个不透明区域135覆盖第一阵列100的每一列115的一部分，每个不透明区域135的第二垂直边缘150与列115中的像素元105的第二垂直边缘125对齐从而仅通过透明区域140暴露每个像素105的一部分。附图2A是根据本专利技术的第二像素阵列的示意性框图。在附图2A中，第二阵列200包括在行210和列215上相等排列的大量像素元205。像素元205的尺寸与附图1A中的像素元105的尺寸相同。第一阵列200也具有长度“L”和宽度“W”。在“W”或者水平方向上具有2X列215，在“L”或者垂直方向上具有Y行210。每个像素205具有第一垂直边缘220和相对的第二垂直边缘225。列215在“W”的方向上按照偶整数顺序计数，行210在“L”方向上以整数顺序计数。第二阵列200可以是一个诸如透射式液晶显示器(TLCD)的透射阵列或者诸如一个变形镜设备(DMD)，硅基液晶显示设备(LCOS)或者反射液晶显示器(RLCD)的反射阵列。附图2B是根据本专利技术的第二阵列掩盖板的示意性框图。在附图2B中，第二掩盖板230包括大量不透明区域235，其被等间距分割并且其间散布着透明区域240。第一掩盖板230也长“L”，宽“W”。不透明区域235和透明区域240都沿着“L”方向延伸，并且在本实施例中，形成了以不透明区域235开始的一个垂直条状图案。每个不透明区域235具有一个第一垂直边缘245和一个第二垂直边缘本文档来自技高网...

【技术保护点】
一种像素化图像显示系统，包括：包含一个像素元阵列的第一面板，每个像素元被一个不透明区域所局部掩盖；一个或者多个附加面板，每个附加面板包括一个像素元阵列，每个像素元被一个不透明区域局部掩盖；一个用于将来自于一个图像数据 集的一个不同的像素数据子集导引到每个面板从而控制每个面板的像素元的装置；以及一个用于在至少水平和垂直方向之一上将来自于每个面板的交织的像素元对齐和投射到屏幕上从而形成一幅像素化图像的装置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：C西亚西，AP卡瓦勒拉诺，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]