一种驱动电路、芯片及电子设备制造技术

本申请提出一种驱动电路、芯片及电子设备，驱动电路中的逻辑器件的控制端口分别与第一开关单元的第一端和第二开关单元的第一端连接；第一开关单元的第二端与驱动电源连接，第二开关单元的第二端接地，防倒灌单元分别与第一开关单元的第三端、第二开关单元的第三端连接；在防倒灌单元与第二开关单元之间引出接线端子，作为驱动电路的输出端；防倒灌单元的控制信号输入端和第一开关单元的控制信号输入端用于在获取到对应的控制信号时，将驱动电路切换至目标驱动模式，目标驱动模式包括漏极开路驱动模式和推挽输出驱动模式。通过设置防倒灌单元，从而避免出现电流反灌，产生较大的漏电电流的情况，保障逻辑器件输出正确驱动高电平。电平。电平。

【技术实现步骤摘要】
一种驱动电路、芯片及电子设备


[0001]本申请涉及芯片领域，具体而言，涉及一种驱动电路、芯片及电子设备。

技术介绍

[0002]很多常用芯片都具有逻辑输出驱动需求，所以需要在芯片内部署驱动器电路，不同的适配协议对应的驱动需求不同，适配的驱动器不同。驱动器例如为推挽输出驱动器或漏极开路驱动器。为了节省芯片的开发设计成本，需要设计一款芯片能够支持多协议驱动。例如为了支持不同的数字通信协议，输出驱动需要即能支持推挽输出，也可以支持漏极开路驱动输出。
[0003]在支持漏极开路驱动输出时，需要通过上拉电阻外接外部电源。当外部电源的电压高于芯片的驱动电源的电压时，可能会导致出现电流反灌的情况。因此设计一种可能兼容推挽输出和漏极开路驱动输出的驱动电路，且保障在不同的电压域内不会出现电流反灌的情况，成为了本领域技术人员所关注的难题。

技术实现思路

[0004]本申请的目的在于提供一种驱动电路、芯片及电子设备，以至少部分改善上述问题。
[0005]为了实现上述目的，本申请实施例采用的技术方案如下：
[0006]第一方面，本申请实施例提供一种驱动电路，所述驱动电路包括逻辑器件、第一开关单元、第二开关单元以及防倒灌单元；
[0007]所述逻辑器件的控制端口分别与所述第一开关单元的第一端和所述第二开关单元的第一端连接；
[0008]所述第一开关单元的第二端与驱动电源连接，所述第二开关单元的第二端接地，所述防倒灌单元分别与所述第一开关单元的第三端、所述第二开关单元的第三端连接；/>[0009]在所述防倒灌单元与所述第二开关单元之间引出接线端子，作为所述驱动电路的输出端；
[0010]所述防倒灌单元的控制信号输入端和所述第一开关单元的控制信号输入端用于在获取到对应的控制信号时，将所述驱动电路切换至目标驱动模式，所述目标驱动模式包括漏极开路驱动模式和推挽输出驱动模式。
[0011]可选地，所述防倒灌单元包括第一子单元和第二子单元；
[0012]所述第一子单元的第一端与所述第一开关单元的第三端连接，所述第一子单元的第二端与所述第二开关单元的第三端连接，所述第一子单元的第三端与所述第二子单元的第二端连接，所述第二子单元的第一端连接于所述驱动电源；
[0013]在所述防倒灌单元的控制信号输入端和所述第一开关单元的控制信号输入端接收到所述推挽输出驱动模式对应的控制信号时，所述第二子单元切换为常通状态，以将所述第一子单元的第三端上拉至所述驱动电源，以使所述第一子单元切换为常通状态，所述
第一开关单元的通断状态由所述逻辑器件的控制端口发出的触发信号控制，将所述驱动电路切换至所述推挽输出驱动模式；
[0014]在所述防倒灌单元的控制信号输入端和所述第一开关单元的控制信号输入端接收到所述漏极开路驱动模式对应的控制信号时，所述第二子单元切换为常断状态，所述第一子单元的第三端与所述驱动电路的输出端导通，以使所述第一子单元切换为常断状态，所述第一开关单元切换为常断状态，将所述驱动电路切换至所述漏极开路驱动模式。
[0015]可选地，所述第一子单元包括第二PMOS管、第三PMOS管以及第四PMOS管；
[0016]所述第四PMOS管的第一极作为所述第一子单元的第一端与所述第一开关单元的第三端连接；
[0017]所述第四PMOS管的第二极作为所述第一子单元的第二端与所述第二开关单元的第三端连接；
[0018]所述第四PMOS管的衬底与所述第三PMOS管的第一极连接，所述第三PMOS管的衬底连接于所述第三PMOS管的第一极，在所述第四PMOS管的衬底与所述第三PMOS管的第一极之间引出接线端子，作为所述第一子单元的第三端与所述第二子单元的第二端连接，所述第三PMOS管的第二极连接于所述驱动电路的输出端；
[0019]所述第二PMOS管的第一极连接于所述驱动电路的输出端，所述第二PMOS管的衬底连接于所述第二PMOS管的第一极，所述第二PMOS管的第二极连接于所述第四PMOS管的栅极。
[0020]可选地，所述第一子单元还包括第二NMOS管；所述第二NMOS管的源极接地，所述第二NMOS管的漏极连接于所述第四PMOS管的栅极；所述第二NMOS管的栅极、所述第二PMOS管的栅极以及所述第三PMOS管的栅极作为所述第一子单元的控制信号输入端。
[0021]可选地，所述第二子单元包括第五PMOS管、第六PMOS管以及第七PMOS管；
[0022]所述第六PMOS管的源极作为所述第二子单元的第一端连接于所述驱动电源；
[0023]所述第五PMOS管的第一极作为所述第二子单元的第二端与所述第一子单元的第三端连接，所述第五PMOS管的衬底连接于所述第五PMOS管的第一极，所述第六PMOS管的漏极与所述第五PMOS管的第二极连接；
[0024]所述第七PMOS管的第一极连接于所述第五PMOS管的第一极和所述第一子单元的第三端之间，所述第七PMOS管的衬底连接于所述第七PMOS管的第一极，所述第七PMOS管的第二极连接于所述第五PMOS管的栅极。
[0025]可选地，所述第二子单元还包括第三NMOS管；所述第三NMOS管的源极接地，所述第三NMOS管的漏极连接于所述第五PMOS管的栅极；
[0026]所述第三NMOS管的栅极、所述第七PMOS管的栅极以及所述第六PMOS管的栅极作为所述第二子单元的控制信号输入端。
[0027]可选地，所述第一开关单元包括第一PMOS管和与非门；
[0028]所述第一PMOS管的源极作为所述第一开关单元的第二端与驱动电源连接，所述第一PMOS管的漏极作为所述第一开关单元的第三端与所述防倒灌单元连接；
[0029]所述与非门的第一输入端作为所述第一开关单元的第一端与所述逻辑器件的控制端口连接，所述与非门的第二输入端作为所述第一开关单元的控制信号输入端，所述与非门的输出端连接于所述第一PMOS管的栅极。
[0030]可选地，所述驱动电路还包括状态切换单元，所述状态切换单元的输出端分别与所述第一开关单元的控制信号输入端和所述防倒灌单元的控制信号输入端连接；
[0031]所述状态切换单元的输入端用于接入驱动模式信号，并基于所述驱动模式信号输出对应的控制信号，对所述第一开关单元和所述防倒灌单元的状态进行切换，以使所述驱动电路切换至目标驱动模式。
[0032]可选地，所述状态切换单元包括第一反相器和第二反相器，所述第一反相器的输出端与所述第二反相器的输入端连接；
[0033]所述第一反相器的输入端作为所述状态切换单元的输入端；
[0034]所述第二反相器的输出端作为所述状态切换单元的第一输出端；
[0035]在所述第一反相器的输出端与所述第二反相器的输入端之间引出接线端子，作为所述状态切换单元的第二输出端；
[0036]所述第一开关单元的控制信号输入端和所述防倒灌单元的控制信号输入端连接于所述状态切换单元的第一输出端和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其特征在于，所述驱动电路包括逻辑器件、第一开关单元、第二开关单元以及防倒灌单元；所述逻辑器件的控制端口分别与所述第一开关单元的第一端和所述第二开关单元的第一端连接；所述第一开关单元的第二端与驱动电源连接，所述第二开关单元的第二端接地，所述防倒灌单元分别与所述第一开关单元的第三端、所述第二开关单元的第三端连接；在所述防倒灌单元与所述第二开关单元之间引出接线端子，作为所述驱动电路的输出端；所述防倒灌单元的控制信号输入端和所述第一开关单元的控制信号输入端用于在获取到对应的控制信号时，将所述驱动电路切换至目标驱动模式，所述目标驱动模式包括漏极开路驱动模式和推挽输出驱动模式。2.如权利要求1所述的驱动电路，其特征在于，所述防倒灌单元包括第一子单元和第二子单元；所述第一子单元的第一端与所述第一开关单元的第三端连接，所述第一子单元的第二端与所述第二开关单元的第三端连接，所述第一子单元的第三端与所述第二子单元的第二端连接，所述第二子单元的第一端连接于所述驱动电源；在所述防倒灌单元的控制信号输入端和所述第一开关单元的控制信号输入端接收到所述推挽输出驱动模式对应的控制信号时，所述第二子单元切换为常通状态，以将所述第一子单元的第三端上拉至所述驱动电源，以使所述第一子单元切换为常通状态，将所述驱动电路切换至所述推挽输出驱动模式；在所述防倒灌单元的控制信号输入端和所述第一开关单元的控制信号输入端接收到所述漏极开路驱动模式对应的控制信号时，所述第二子单元切换为常断状态，所述第一子单元的第三端与所述驱动电路的输出端导通，以使所述第一子单元切换为常断状态，所述第一开关单元切换为常断状态，将所述驱动电路切换至所述漏极开路驱动模式。3.如权利要求2所述的驱动电路，其特征在于，所述第一子单元包括第二PMOS管、第三PMOS管以及第四PMOS管；所述第四PMOS管的第一极作为所述第一子单元的第一端与所述第一开关单元的第三端连接；所述第四PMOS管的第二极作为所述第一子单元的第二端与所述第二开关单元的第三端连接；所述第四PMOS管的衬底与所述第三PMOS管的第一极连接，所述第三PMOS管的衬底连接于所述第三PMOS管的第一极，在所述第四PMOS管的衬底与所述第三PMOS管的第一极之间引出接线端子，作为所述第一子单元的第三端与所述第二子单元的第二端连接，所述第三PMOS管的第二极连接于所述驱动电路的输出端；所述第二PMOS管的第一极连接于所述驱动电路的输出端，所述第二PMOS管的衬底连接于所述第二PMOS管的第一极，所述第二PMOS管的第二极连接于所述第四PMOS管的栅极。4.如权利要求3所述的驱动电路，其特征在于，所述第一子单元还包括第二NMOS管；所述第二NMOS管的源极接地，所述第二NMOS管的漏极连接于所述第四PMOS管的栅极；所述第二NMOS管的栅极、所述第二PMOS管的栅极以及所述第三PMOS管的栅极作为所述
第一...

【专利技术属性】
技术研发人员：田磊，
申请(专利权)人：思瑞浦微电子科技苏州股份有限公司，
类型：发明
国别省市：