【技术实现步骤摘要】
一种减小马达转速切换电流冲击的方法
[0001]本专利技术属于马达控制
,尤其是一种减小马达转速切换电流冲击的方法。
技术介绍
[0002]马达转速的稳速控制是通过锁相的方法使马达稳定在所设定的转速。马达的转速是由基准频率决定的,对转速的调整也是通过改变基准频率以及相对应的电压来实现的。基准频率的产生是用计数器对参考时钟进行分频得到基准频标,其公式如下:
[0003][0004]可以看出通过改变分频系数Divider可以改变基准频率Freq,该频率是在FPGA中产生。当改变马达转速,直接将Freq变化到指定的频率,会产生很大的电流跳变,产生较大的干扰力矩,影响陀螺仪的精度。
[0005]对于电压的调整,可以使用FPGA来产生一个占空比可控的PWM调宽波,通过编程调整调宽波的占空比,经过滤波后产生的直流电压输入电源模块的调整端,控制电源模块的输出电压按照设计曲线改变。调宽波的产生是通过计数器对输入时钟计数产生的。假设调宽波周期为x个时钟,正脉冲宽度为z个时钟,则占空比为:
[0006]R=z/x< ...
【技术保护点】
【技术特征摘要】
1.一种减小马达转速切换电流冲击的方法,其特征在于:包括以下步骤:步骤1、在FPGA中构建直接数字频率合成器DDS产生能够调整的基准频率;步骤2、在FPGA中输出占空比可调的PWM调宽波,匹配马达控制电源;步骤3、根据基准频率与电源的关系,调节马达的转速变化。2.根据权利要求1所述的一种减小马达转速切换电流冲击的方法,其特征在于:所述直接数字频率合成器DDS包括参考时钟Fref、n位相位累加器和存储器ROM,其中n位相位累加器的输入为频率控制字K,n位相位累加器的输出端连接存储器ROM,参考时钟Fref连接n位相位累加器,n位相位累加器输出为n位宽的数据,以n位累加器输出作为ROM的寻址地址,读取存储器ROM中存储的数据。3.根据权利要求2所述的一种减小马达转速切换电流冲击的方法,其特征在于:所述读取存储器ROM中存储的数据的方法为,根据存储器ROM中存储数据的字节数,使用对应数量地址线进行读取,同时取n位相位累加器对应的若干位数据作为寻址地址,在n位相位累加器每做一次溢出,对存储器ROM中的数据全部读取一次,选取任意一根地址线,得到方波,同时方波频率为n位相位累加器的溢出率。4.根据权利要求2所述的一种减小马达转速切换电流冲击的方法,其特征在于:所述参考时钟Fref的产生方法为:FPGA输入的时钟通过FPGA内部的增强型锁相环进行倍频,得到的高频时钟。5.根据权利要求2所述的一种减小马达转速切换电流冲击的方法,其特征在...
【专利技术属性】
技术研发人员:刘伟,马鑫泰,李硕,赵凤昊,
申请(专利权)人:中国船舶重工集团公司第七零七研究所,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。