硅化集电极结构制造技术

本公开涉及硅化集电极结构。一种半导体装置包括发射极、基极和集电极。所述集电极的一部分位于基板中的沟槽下方。集电极硅化物位于所述沟槽的底部部分的至少一部分和所述沟槽的侧壁的至少一部分上。集电极硅化物结构电耦合到集电极接触结构。合到集电极接触结构。合到集电极接触结构。

【技术实现步骤摘要】
硅化集电极结构


[0001]本专利技术大体上涉及半导体装置。

技术介绍

[0002]例如双极晶体管等半导体装置包括发射极、集电极和基极。一些类型的双极晶体管可用于高速开关应用。

技术实现思路

[0003]根据本专利技术的第一方面，提供一种半导体装置，包括：
[0004]基板，所述基板限定沟槽，所述沟槽包括侧壁和底部部分；
[0005]发射极；
[0006]基极；
[0007]集电极，所述集电极包括位于所述沟槽的所述底部部分正下方并且沿着所述沟槽的所述侧壁的部分；
[0008]集电极接触结构；
[0009]集电极硅化物结构，所述集电极硅化物结构包括位于所述沟槽的所述底部部分的至少一部分上的第一部分和位于所述沟槽的所述侧壁的至少一部分上的第二部分，所述集电极硅化物结构电耦合到所述集电极接触结构。
[0010]在一个或多个实施例中，所述集电极接触结构电接触所述集电极硅化物结构的第三部分，所述集电极硅化物结构的所述第二部分位于所述集电极硅化物结构的所述第一部分与所述第三部分之间。
[0011]在一个或多个实施例中，所述集电极接触结构电接触所述集电极硅化物结构的位于所述沟槽外部的一部分。
[0012]在一个或多个实施例中，所述集电极接触结构电接触所述集电极硅化物结构的位于所述基板的一部分上的一部分，所述基板的所述部分的高度高于所述沟槽的所述底部部分。
[0013]在一个或多个实施例中，所述集电极包括第一区域中位于所述基极的一部分正下方的部分，其中相比于所述集电极硅化物结构的所述第二部分，所述集电极硅化物结构的所述第一部分定位成更横向接近所述第一区域。
[0014]在一个或多个实施例中，所述基极的所述部分位于所述发射极正下方。
[0015]在一个或多个实施例中，所述集电极硅化物结构不位于所述沟槽的所述底部部分的第二部分正上方。
[0016]在一个或多个实施例中，相比于所述集电极硅化物结构的所述第二部分，所述集电极硅化物结构的所述第一部分更横向接近发射极电极的区域而延伸。
[0017]在一个或多个实施例中，所述集电极硅化物结构与所述集电极的多个区电接触，其中所述多个区中的每个区具有不同的第一类型净导电性掺杂浓度。
[0018]在一个或多个实施例中，所述集电极硅化物结构的所述第二部分从所述集电极硅化物结构的所述第一部分延伸到所述侧壁的所述至少一部分的顶部部分。
[0019]根据本专利技术的第二方面，提供一种形成半导体装置的方法，包括：
[0020]形成晶体管的发射极、基极和集电极；
[0021]在半导体材料中形成沟槽并用电介质材料至少部分地填充所述沟槽，所述沟槽具有半导体材料的底部部分和侧壁；
[0022]其中所述集电极的至少一部分位于所述沟槽的所述底部部分正下方；
[0023]从所述沟槽移除所述电介质材料的一部分以暴露所述半导体材料，所述部分包括位于所述沟槽的所述底部部分的至少一部分正上方并且沿着所述沟槽的所述侧壁的至少一部分的部分；
[0024]在所述沟槽的所述底部部分的所述至少一部分和所述沟槽的所述侧壁的所述至少一部分上形成集电极硅化物结构；
[0025]形成电耦合到所述集电极硅化物结构的集电极接触结构。
[0026]在一个或多个实施例中，所述形成所述集电极硅化物结构另外包括利用硅化工艺形成所述集电极硅化物结构，所述硅化工艺同时在电耦合到所述发射极的发射极电极正上方形成发射极硅化物结构并且在电耦合到所述基极的基极电极正上方形成基极硅化物结构。
[0027]在一个或多个实施例中，所述集电极接触结构在所述沟槽外部的位置电接触所述集电极硅化物结构。
[0028]在一个或多个实施例中，所述集电极接触结构在所述集电极硅化物结构的一部分处电接触所述集电极硅化物结构，所述部分处于高度高于所述集电极硅化物结构在所述沟槽的所述底部部分处的部分的表面处。
[0029]在一个或多个实施例中，在所述形成所述集电极硅化物结构之后，与电介质材料填充所述沟槽的至少一部分，包括所述沟槽的所述底部部分的所述至少一部分上的所述集电极硅化物结构正上方的所述沟槽的一部分。
[0030]在一个或多个实施例中，所述基极包括位于所述发射极正下方的第一部分，所述基极的所述第一部分位于某一区域中，其中相比于所述集电极硅化物结构的接触所述集电极接触结构的一部分，所述集电极硅化物结构的位于所述沟槽的所述底部部分的至少一部分正上方的一部分更横向接近所述区域。
[0031]在一个或多个实施例中，所述集电极包括在所述发射极正下方并且在所述基极正下方的部分。
[0032]在一个或多个实施例中，所述集电极硅化物结构不位于所述沟槽的所述底部部分的第二部分上方。
[0033]在一个或多个实施例中，所述形成发射极、基极和集电极和所述形成沟槽是在所述移除所述电介质材料的所述部分之前执行的。
[0034]在一个或多个实施例中，暴露的所述半导体材料是所述集电极的部分。
[0035]本专利技术的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
[0036]通过参考附图，可以更好地理解本专利技术，并且使本专利技术的众多目标、特征和优点对本领域的技术人员来说显而易见。
[0037]图1
‑
6是根据本专利技术的一个实施例的晶片在制造半导体装置中的各个阶段期间的部分剖视侧视图。
[0038]图7是根据本专利技术的另一个实施例的晶片在制造半导体装置中的一个阶段的部分剖视侧视图。
[0039]除非另外指出，否则在不同附图中使用相同附图标记指示相同的项。各图不一定按比例绘制。
具体实施方式
[0040]下文阐述了用于实行本专利技术的模式的详细描述。所述描述旨在说明本专利技术，并且不应被视为限制性的。
[0041]如本文中所公开的，一种半导体装置包括发射极、基极和集电极。所述集电极的一部分位于基板中的沟槽下方。集电极硅化物位于所述沟槽的底部部分的至少一部分和所述沟槽的侧壁的至少一部分上。集电极硅化物结构电耦合到集电极接触结构。在一些实施例中，在基板中的沟槽的底部部分和侧壁上形成集电极硅化物结构可允许从集电极接触结构到集电极区/基极区结的更低路径电阻，从而降低集电极的串联电阻。
[0042]图1是根据本专利技术的一个实施例的晶片的部分剖视侧视图。晶片101包括半导体装置103。在所示实施例中，半导体装置103是NPN双极晶体管，所述NPN双极晶体管包括位于装置103的基极的一部分上方的N型发射极区130。在一个实施例中，发射极区130是用掺杂有N型掺杂剂(例如，磷、砷)的硅层实施的。在所示实施例中，装置103的基极包括位于P型掺杂硅锗的区135中的本征基极区。基极还包括位于区135上方和下方的掺杂有P型掺杂剂(例如，硼)的两个硅区129和121。区135电耦合到多晶硅基极电极127。发射极电极123位于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：基板，所述基板限定沟槽，所述沟槽包括侧壁和底部部分；发射极；基极；集电极，所述集电极包括位于所述沟槽的所述底部部分正下方并且沿着所述沟槽的所述侧壁的部分；集电极接触结构；集电极硅化物结构，所述集电极硅化物结构包括位于所述沟槽的所述底部部分的至少一部分上的第一部分和位于所述沟槽的所述侧壁的至少一部分上的第二部分，所述集电极硅化物结构电耦合到所述集电极接触结构。2.根据权利要求1所述的半导体装置，其特征在于，所述集电极接触结构电接触所述集电极硅化物结构的第三部分，所述集电极硅化物结构的所述第二部分位于所述集电极硅化物结构的所述第一部分与所述第三部分之间。3.根据权利要求1所述的半导体装置，其特征在于，所述集电极接触结构电接触所述集电极硅化物结构的位于所述沟槽外部的一部分。4.根据权利要求1所述的半导体装置，其特征在于，所述集电极接触结构电接触所述集电极硅化物结构的位于所述基板的一部分上的一部分，所述基板的所述部分的高度高于所述沟槽的所述底部部分。5.根据权利要求1所述的半导体装置，其特征在于，所述集电极包括第一区域中位于所述基极的一部分正下方的部分，其中相比于所述集电极硅化物结构的所述第二部分，所述集电极硅化物结构的所述第一部分定位成更横向接近所述第一区域。6.根据权利要求1所述的半导体...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：