【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]集成电路中通常包括有源器件和无源器件。有源器件包括MOS晶体管，而无源器件包括电阻。电阻是集成电路设计中不可或缺的元器件，在集成电路设计中，所述电阻可以是多晶硅电阻或者是金属电阻。
[0003]其中，在具有金属栅极结构的器件中，通常会使用多晶硅电阻结构。此外，目前通常所述多晶硅电阻结构的尺寸较大。
技术实现思路
[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：半导体衬底，包括电阻区；电阻结构，位于所述电阻区的半导体衬底上，其中，所述电阻结构顶部形成有一个或多个平行排列的沟槽，所述沟槽贯穿部分厚度的所述电阻结构；电极，位于所述电阻区中，沿所述电阻结构的延伸方向，所述电极位于所述电阻结构两侧，且与所述电阻结构的侧壁相连；介质层，位于所述电阻结构和电极侧...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体衬底，包括电阻区；电阻结构，位于所述电阻区的半导体衬底上，其中，所述电阻结构顶部形成有一个或多个平行排列的沟槽，所述沟槽贯穿部分厚度的所述电阻结构；电极，位于所述电阻区中，沿所述电阻结构的延伸方向，所述电极位于所述电阻结构两侧，且与所述电阻结构的侧壁相连；介质层，位于所述电阻结构和电极侧部的半导体衬底上，所述介质层还填充于所述沟槽中，所述介质层露出所述电阻结构和电极的顶部。2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：保护层，位于所述沟槽的侧壁；所述介质层填充于所述沟槽中并覆盖所述保护层的侧壁。3.如权利要求2所述的半导体结构，其特征在于，所述保护层保形覆盖所述沟槽的侧壁和底部。4.如权利要求1所述的半导体结构，其特征在于，所述多个平行排列的沟槽的延伸方向与所述电阻结构的延伸方向相同；所述多个平行排列的沟槽的排列方向与所述电阻结构的延伸方向相垂直。5.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括隔离结构，位于所述电阻区的半导体衬底中；所述电阻结构位于所述电阻区的隔离结构上。6.如权利要求1所述的半导体结构，其特征在于，所述半导体衬底还包括器件区；所述半导体结构还包括：栅介质层，位于所述器件区和电阻区的半导体衬底上；金属阻挡层，位于所述栅介质层上；栅电极层，位于所述器件区的所述金属阻挡层上；所述电阻结构包括位于所述电阻区中的所述金属阻挡层，以及位于所述金属阻挡层上的顶部电阻层，所述金属阻挡层用于作为所述电阻结构中的底部电阻层；所述电极位于所述顶部电阻层两侧的所述金属阻挡层上，所述电极和所述栅电极层的材料相同。7.如权利要求1所述的半导体结构，其特征在于，所述沟槽的深度为所述电阻结构厚度的1/4至1/3。8.如权利要求1所述的半导体结构，其特征在于，所述沟槽的宽度为0.15μm至2μm，相邻所述沟槽之间的距离为0.15μm至2μm。9.如权利要求2所述的半导体结构，其特征在于，所述保护层的材料包括氮化硅或氮氧化硅。10.如权利要求6所述的半导体结构，其特征在于，所述金属阻挡层的材料包括氮化钛和掺硅的氮化钛中的一种或两种；所述顶部电阻层的材料包括多晶硅。11.如权利要求1所述的半导体结构，其特征在于，所述电极的材料包括TiN、TaN、Ta、Ti、TiAl、W、AL、TiSiN和TiAlC中的一种或多种。12.如权利要求5所述的半导体结构，其特征在于，所述隔离结构的材料包括氧化硅或氮氧化硅。13.如权利要求6所述的半导体结构，其特征在于，所述栅介质层的材料包括HfO2、ZrO2、
HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种。14.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，包括电阻区，所述电阻区的半导体衬底上形成有电阻结构材料层；在所述电阻区中，在所述电阻结构材料层中形成一个或多个平行的沟槽，所...
【专利技术属性】
技术研发人员：蔡巧明，马丽莎，
申请(专利权)人：中芯北方集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。