本发明专利技术提出一种适用于高清晰度多媒体处理器ＳｏＣ设计的具有超高速输入输出的ＳｏＣ开发设备包括：主机，具有输入输出接口；以及开发平台主板，包含主功能单元，所述开发平台主板还包括高速输入输出装置，其中所述高速输入输出装置与所述输入输出接口是相互连接的，所述主机还包括与所述输入输出接口连接的整合驱动装置，用于根据所述主机和所述开发平台主板之间的信号传输确定传输模式；所述主功能单元包括与所述高速输入输出装置连接的统一管理模块，用于根据所确定的传输模式指示所述高速输入输出装置完成所述信号传输。这样，ＳｏＣ开发设备的主功能单元的输入输出带宽就能完全满足高清晰度多媒体处理器ＳｏＣ设计的要求。
【技术实现步骤摘要】
本专利技术涉及集成电路，并尤其涉及一种新颖的片上系统开发设备。
技术介绍
集成电路芯片可分为CPU、存储器、硬化逻辑电路和模拟电路4大类。过去20年中，这4类芯片不但各自在复杂性和规模上不断发展，并且互相渗透和结合，以致在世纪交替之际出现了所谓的片上系统System-On-Chip(SoC)。SoC的特征就是单芯片内含有所有这4类电路，具有完整的系统功能。由于SoC的复杂性，SoC芯片设计的一个必不可少的关键步骤是搭建一个完善的开发平台。开发平台一般由一台主机(PC机或工作站)、若干片现场可编程门阵列(FPGA)、存储器、特定要求的输入输出接口等组成。开发平台的作用是在SoC芯片设计过程中，在开发平台上逐步实现SoC的各部分直至全部逻辑运算功能，在SoC被送往制造工厂制造封装(称之为流片)之前，就充分验证其逻辑运算功能的正确性，在最短的时间内找出任何可能的错误并纠正之，这样来减少流片的次数，把昂贵的流片费用降到最低。目前已公开的SoC开发平台中，主机103/203与开发平台主板101/201中的主功能单元102/202都是通过主机的PCI插槽105或者以太网205相连，如图1或图2所示。这些现有技术的相关产品有1)美国Logic Express公司的SoC-X20；2)美国Aptix公司的MP4CF。如本领域所知，PCI总线和插槽的最高传输速度是每秒132兆字节，而以太网的最高传输速度是每秒12兆字节。这样的传输速度对于一般的SoC设计来说是适用的，但对于高清晰度多媒体SoC(如高清晰度数字电视用SoC)设计来说，就远远不够了。在高清晰度数字电视用SoC的场合，主机上运行的SoC设计的软件实现部分需要把某种形式的视频图像信号以至少每秒42兆字节的速度送往FPGA，同时需要把经FPGA处理过的视频图像信号以至少每秒166兆字节的速度送往图像显示器显示。显然，对于这样的多媒体SoC，所需要的传输带宽已经大大超出了PCI总线所能承受的范围。
技术实现思路
本专利技术提出一种适用于高清晰度多媒体处理器SoC设计的具有超高速输入输出的SoC开发设备包括主机，具有输入输出接口；以及开发平台主板，包含主功能单元，所述开发平台主板还包括高速输入输出装置，其中所述高速输入输出装置与所述输入输出接口是相互连接的，所述主机还包括与所述输入输出接口连接的整合驱动装置，用于根据所述主机和所述开发平台主板之间的信号传输确定传输模式；所述主功能单元包括与所述高速输入输出装置连接的统一管理模块，用于根据所确定的传输模式指示所述高速输入输出装置完成所述信号传输。这样，SoC开发设备的主功能单元的输入输出带宽就能完全满足高清晰度多媒体处理器SoC设计的要求。附图说明图1是现有技术中一种片上系统开发设备的结构框图。图2是现有技术中另一种片上系统开发设备的结构框图。图3是本专利技术第一实施例的结构框图。图4是本专利技术第二实施例的结构框图。图5是本专利技术第三实施例的结构框图。具体实施例方式图3示出了本专利技术第一实施例的结构框图。在图3所示的片上系统开发设备300包括主机303、与主机303相连接的显示器306、开发平台主板301以及带有数字视频接口(DVI)的显示器302。如本领域技术人员所熟知，主机303一般包括CPU、内部存储器、外部存储器和输入输出接口(未示出)。在主机303的输入输出接口中包括PCI-X接口304(如66MHz64位的PCI-X插槽)以及USB接口305(如USB1.1或2.0)，而在开发平台主板301中具有主功能单元307以及作为高速输人输出装置的PCI-X装置308、USB收发器309，它们分别通过GPIO接口312和UTMI接口313与主功能单元307相连接。主功能单元307可由Virtex-II FPGA实现，它经过编程后可以实现SoC设计的部分功能。通过将PCI-X接口304和PCI-X装置308连接使得主机303与主功能单元307通过PCI-X总线协议连接起来，从而在它们之间的PCI-X接口提供高达每秒528兆字节的输入输出带宽。示例的PCI-X装置包括PCI9656I/O芯片等。同时，USB收发器具有一定的驱动能力在USB2.0的工作频率下，完成USB数据的接收和发送，通过将USB接口305和USB收发器309连接使得主机303与主功能单元307通过USB2.0协议连接起来，从而在它们之间的USB接口提供每秒60兆字节的输入输出带宽。示例的USB收发器包括CY7C68000USB收发器等。主功能单元307还具有一个统一管理模块311，此模块与在主机上运行的整合PCI-X/USB驱动装置315相对应和配合，根据所要传输的数据的性质和特点，对PCI-X与USB的传输通道和传输模式进行统一的管理、调度和分配，以达到最佳的传输效率和开发设备中各部分的平衡和有效运行。在主机上运行的整合PCI-X/USB驱动装置315可由软件通过编程实现，它对PCI-X接口304和USB接口305同时作用，从而对PCI-X通道和USB通道进行统一控制，使这两个通道能协调地运行。具体地来说，PCI-X装置308可以工作于target传输模式，也可工作于master传输模式。一般来说，target传输模式需要占用主机的CPU时间，传输效率较低但传输准备时间较短，而master传输模式不占用主机的CPU时间，传输效率较高但传输准备时间较长。因此，target传输模式适合于小批量数据的传输而master传输模式适合于大批量数据的传输。另一方面，USB收发器309可以工作于bulk传输模式，也可工作于Isochronous传输模式。bulk传输模式可以保证数据传输100％正确，但不能保证数据传输的时间延迟在一定范围内，而Isochronous传输模式不能保证数据传输100％正确，但可以保证数据传输的时间延迟在一定范围内。因此bulk传输模式适合于关键和重要数据的传输而Isochronous传输模式适合于大量实时数据的传输。对于每一次数据传输来说，统一管理模块311由其内部的若干控制寄存器和有限状态机来选择究竟是用PCI-X的某个模式还是USB的某个模式来完成此次数据传输。而选择哪个方式(PCI-X还是USB)以及哪个模式，实际上是由整合PCI-X/USB驱动装置315来决定和控制的。整合PCI-X/USB驱动装置315根据每次传输的数据大小以及数据的性质决定究竟采用哪种方式和模式来进行此次数据传输，并通过PCI-X接口304或USB接口305向统一管理模块311内的控制寄存器发出相应控制指令，而统一管理模块311根据该指令指示PCI-X装置308或USB收发器309完成此次数据传输。另外，主功能单元还通过3x8RGB接口314与数字视频发送装置310相连接。通过将数字视频发送装置310与带有DIV接口的显示器302相连接，从而在开发平台主板301和显示器302之间的DIV接口提供每秒140-190兆字节的输出带宽，而使得数字视频发送装置410将高清晰度电视图象信号从主功能单元307通过DVI协议发送到显示器。示例的数字视频发送装置310包括TFP410PAP DVI芯片。这样本专利技术的片上系统开发设备就可以充分满足高清晰度多媒体处理器SoC设计的要本文档来自技高网...
【技术保护点】
一种片上系统开发设备，包括： 主机，具有输入输出接口；以及 开发平台主板，包含主功能单元， 其特征在于 所述开发平台主板还包括高速输入输出装置，其中所述高速输入输出装置与所述输入输出接口是相互连接的， 所述主机还包括与所述输入输出接口连接的整合驱动装置，用于根据所述主机和所述开发平台主板之间的信号传输确定传输模式； 所述主功能单元包括与所述高速输入输出装置连接的统一管理模块，用于根据所确定的传输模式指示所述高速输入输出装置完成所述信号传输。
【技术特征摘要】
【专利技术属性】
技术研发人员：林涛，林争辉，唐培雄，
申请(专利权)人：上海芯华微电子有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。