半导体存储器装置和包括半导体存储器装置的存储器系统制造方法及图纸

公开了半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括存储器单元阵列和循环冗余校验(CRC)引擎。存储器单元阵列包括结合到多条字线和多条位线的多个易失性存储器单元。CRC引擎在对存储器单元阵列的存储器操作中：检测通过链路从半导体存储器装置外部的存储器控制器提供的主数据和系统奇偶校验数据中的错误，基于系统奇偶校验数据生成错误标志并将错误标志发送到存储器控制器，错误标志指示检测到的错误是对应于与链路相关联的第一类型的错误还是对应于与易失性存储器单元相关联的第二类型的错误。错误。错误。

【技术实现步骤摘要】
半导体存储器装置和包括半导体存储器装置的存储器系统
[0001]本申请要求于2021年5月31日在韩国知识产权局提交的第10
‑
2021
‑
0069726号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。


[0002]示例实施例涉及存储器领域，更具体地，涉及半导体存储器装置和包括半导体存储器装置的存储器系统。

技术介绍

[0003]半导体存储器装置可被分类为非易失性存储器装置(诸如，闪存装置)和易失性存储器装置(诸如，动态随机存取存储器(DRAM))。DRAM的高速操作和成本效率使得DRAM可用于系统存储器。由于DRAM的制造设计规则的持续缩小，DRAM中的存储器单元的位错误可快速增加，并且DRAM的良率可降低。

技术实现思路

[0004]一些示例实施例提供了能够识别在数据传输期间生成的错误和在存储器单元中生成的错误的存储器装置。
[0005]一些示例实施例提供了包括能够识别在数据传输期间生成的错误和在存储器单元中生成的错误的存储器装置的存储器系统。
[0006]根据示例实施例，一种半导体存储器装置包括存储器单元阵列和循环冗余校验(CRC)引擎。存储器单元阵列包括结合到多条字线和多条位线的多个易失性存储器单元。CRC引擎在对存储器单元阵列的存储器操作中：检测通过链路从存储器控制器提供的主数据和系统奇偶校验数据中的错误，基于系统奇偶校验数据生成错误标志，并且将错误标志发送到存储器控制器，错误标志指示检测到的错误是对应于与链路相关联的第一类型的错误还是对应于与易失性存储器单元相关联的第二类型的错误。
[0007]根据示例实施例，一种存储器系统包括：半导体存储器装置；以及存储器控制器，与半导体存储器装置通信并且控制半导体存储器装置。半导体存储器装置包括存储器单元阵列、第一循环冗余校验(CRC)引擎以及裸片上纠错码(ECC)引擎。存储器单元阵列包括结合到多条字线和多条位线的多个易失性存储器单元。第一CRC引擎在对存储器单元阵列的存储器操作中：检测通过链路从存储器控制器提供的主数据和系统奇偶校验数据中的错误；并且基于系统奇偶校验数据生成第一错误标志，第一错误标志指示检测到的错误是对应于与链路相关联的第一类型的错误还是对应于与易失性存储器单元相关联的第二类型的错误。裸片上ECC引擎对主数据和系统奇偶校验数据执行ECC编码操作，并且对主数据和系统奇偶校验数据执行ECC解码操作。
[0008]根据示例实施例，一种半导体存储器装置包括存储器单元阵列、循环冗余校验(CRC)引擎以及裸片上纠错码(ECC)引擎。存储器单元阵列包括结合到多条字线和多条位线的多个易失性存储器单元。CRC引擎在对存储器单元阵列的存储器操作中：检测通过链路从
存储器控制器提供的主数据和系统奇偶校验数据中的错误，并且基于系统奇偶校验数据生成错误标志，错误标志指示检测到的错误是对应于与链路相关联的第一类型的错误还是对应于与易失性存储器单元相关联的第二类型的错误。裸片上ECC引擎对主数据和系统奇偶校验数据执行ECC编码操作，并且对主数据和系统奇偶校验数据执行ECC解码操作。CRC引擎包括CRC生成器和CRC校验器。在基于来自存储器控制器的命令的存储器操作期间，CRC生成器基于从存储器控制器提供的主数据生成第一参考系统奇偶校验数据，并且CRC校验器基于系统奇偶校验数据与第一参考系统奇偶校验数据的比较来确定与第一类型的错误和第二类型的错误之一相关联的错误标志的逻辑电平。
[0009]因此，在根据示例实施例的半导体存储器装置和存储器系统中，半导体存储器装置将由存储器控制器生成的系统奇偶校验数据存储在存储器单元阵列中，并且可通过使用系统奇偶校验数据来确定写入数据或读取数据中的非单个位错误(non single
‑
bit error)是在数据传输期间在链路中生成还是在存储器单元阵列中的易失性存储器单元中生成。
附图说明
[0010]通过下面结合附图的详细描述，将更清楚地理解说明性的非限制性示例实施例。
[0011]图1是示出根据示例实施例的存储器系统的框图。
[0012]图2是示出根据示例实施例的图1的存储器系统中的存储器控制器的框图。
[0013]图3是根据示例实施例的图2的存储器控制器中的CRC校验器的框图。
[0014]图4是示出根据示例实施例的图3中的比较器的示例的电路图。
[0015]图5是示出根据示例实施例的图1的存储器系统中的半导体存储器装置的示例的框图。
[0016]图6示出图5的半导体存储器装置中的第一存储体阵列的示例。
[0017]图7是示出根据示例实施例的图5的半导体存储器装置中的CRC引擎的示例的框图。
[0018]图8是根据示例实施例的图7的CRC引擎中的CRC校验器的框图。
[0019]图9是示出根据示例实施例的图5的半导体存储器装置中的裸片上ECC引擎的示例的框图。
[0020]图10示出根据示例实施例的图9的裸片上ECC引擎中的ECC编码器的示例。
[0021]图11示出根据示例实施例的图9的裸片上ECC引擎中的ECC解码器的示例。
[0022]图12示出写入操作中的图5的半导体存储器装置的一部分。
[0023]图13示出读取操作中的图5的半导体存储器装置的一部分。
[0024]图14示出根据示例实施例的写入操作中的图1的存储器系统。
[0025]图15示出根据示例实施例的读取操作中的图1的存储器系统。
[0026]图16是示出根据示例实施例的操作存储器系统的方法的流程图。
[0027]图17是与图16的方法相关联的操作顺序。
[0028]图18是示出根据示例实施例的操作存储器系统的方法的流程图。
[0029]图19是与图18的方法相关联的操作顺序。
[0030]图20和图21示出根据示例实施例的存储器系统。
[0031]图22和图23示出根据示例实施例的存储器系统。
[0032]图24和图25示出根据示例实施例的存储器系统。
[0033]图26是示出根据示例实施例的半导体存储器装置的框图。
[0034]图27是示出根据示例实施例的包括堆叠式存储器装置的半导体封装件的示图。
具体实施方式
[0035]在下文中将参照示出了一些示例实施例的附图更全面地描述各种示例实施例。
[0036]图1是示出根据示例实施例的存储器系统的框图。
[0037]参照图1，存储器系统10可包括存储器控制器100和半导体存储器装置200。
[0038]存储器控制器100可控制存储器系统10的整体操作并且可控制外部主机与半导体存储器装置200之间的数据交换。
[0039]例如，存储器控制器100可响应于来自主机的请求而将数据写入半导体存储器装置200中或从半导体存储器装置200读取数据。此外，存储器控制器100可向半本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，包括：存储器单元阵列，包括结合到多条字线和多条位线的多个易失性存储器单元；以及循环冗余校验CRC引擎，在对存储器单元阵列的存储器操作中被配置为：检测通过链路从存储器控制器提供的主数据和系统奇偶校验数据中的错误，存储器控制器在所述半导体存储器装置外部；基于系统奇偶校验数据生成错误标志，错误标志指示检测到的错误是对应于与链路相关联的第一类型的错误还是对应于与易失性存储器单元相关联的第二类型的错误；并且将错误标志发送到存储器控制器。2.根据权利要求1所述的半导体存储器装置，其中，CRC引擎包括CRC生成器和CRC校验器，并且其中，在基于来自存储器控制器的写入命令的写入操作期间，CRC生成器被配置为基于从存储器控制器提供的主数据生成第一参考系统奇偶校验数据，并且CRC校验器被配置为基于系统奇偶校验数据与第一参考系统奇偶校验数据的比较来确定与第一类型的错误相关联的错误标志的逻辑电平。3.根据权利要求2所述的半导体存储器装置，其中，CRC校验器被配置为：响应于系统奇偶校验数据不同于第一参考系统奇偶校验数据，将具有第一逻辑电平的错误标志发送到存储器控制器。4.根据权利要求2所述的半导体存储器装置，其中，CRC校验器包括：第一缓冲器，被配置为存储系统奇偶校验数据；第二缓冲器，被配置为存储第一参考系统奇偶校验数据；比较器，被配置为从第一缓冲器接收系统奇偶校验数据且从第二缓冲器接收第一参考系统奇偶校验数据，并且被配置为通过将系统奇偶校验数据与第一参考系统奇偶校验数据进行比较来生成校正子数据；以及错误标志生成器，被配置为基于校正子数据生成错误标志并且基于校正子数据确定错误标志的逻辑电平。5.根据权利要求2所述的半导体存储器装置，还包括：裸片上纠错码ECC引擎，其中，裸片上ECC引擎包括ECC编码器，并且其中，在写入操作中，ECC编码器被配置为：对主数据和系统奇偶校验数据执行ECC编码操作，以生成用于纠正在存储器单元阵列中生成的错误的奇偶校验数据；以及将主数据、系统奇偶校验数据和奇偶校验数据存储在存储器单元阵列的目标页中。6.根据权利要求5所述的半导体存储器装置，其中，裸片上ECC引擎被配置为：将主数据和系统奇偶校验数据存储在目标页的正常单元区域中；以及将奇偶校验数据存储在目标页的冗余单元区域中。7.根据权利要求5所述的半导体存储器装置，其中，裸片上ECC引擎还包括ECC解码器，并且其中，在基于来自存储器控制器的读取命令的读取操作中，ECC解码器被配置为：从目标页读取主数据、系统奇偶校验数据和奇偶校验数据；
使用奇偶校验数据对主数据和系统奇偶校验数据执行ECC解码操作，以纠正主数据和系统奇偶校验数据中的可纠正错误；以及将主数据和系统奇偶校验数据发送到存储器控制器。8.根据权利要求7所述的半导体存储器装置，其中，CRC生成器被配置为基于从ECC解码器接收的主数据生成第二参考系统奇偶校验数据，并且其中，CRC校验器被配置为基于系统奇偶校验数据与第二参考系统奇偶校验数据的比较来确定与第二类型的错误相关联的错误标志的逻辑电平。9.根据权利要求8所述的半导体存储器装置，其中，CRC校验器被配置为：响应于系统奇偶校验数据不同于第二参考系统奇偶校验数据并且指示主数据和系统奇偶校验数据包括与易失性存储器单元相关联的不可纠正错误，将具有第一逻辑电平的错误标志发送到存储器控制器。10.根据权利要求7所述的半导体存储器装置，其中，ECC解码器包括：校正子生成电路，被配置为基于从目标页读取的主数据和系统奇偶校验数据生成校正子数据；错误定位器，被配置为生成指示主数据和系统奇偶校验数据中的至少一个错误位的位置的错误位置信号；以及数据纠正器，被配置为基于错误位置信号来纠正主数据和系统奇偶校验数据中的可纠正错误。11.根据权利要求2所述的半导体存储器装置，其中，CRC生成器被配置为通过对主数据执行CRC操作来生成第一参考系统奇偶校验数据。12.根据权利要求2至11中的任一项所述的半导体存储器装置，其中，所述半导体存储器装置被配置为通过第一专用引脚从存储器控制器接收系统奇偶校验数据，并且被配置为通过与第一专用引脚不同的第二专用引脚将错误标志发送到存储器控制器。13.一种存储器系统，包括：半导体存储器装置；以及存储器控制器，被配置为与半导体存储器装置通信并且控制半导体存储器装置，其中，半导体存储器装置包括：存储器单元...

【专利技术属性】
技术研发人员：金成来，金惠兰，李明奎，吴致成，李起准，赵诚慧，车相彦，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：