具有用于使漏电流最小化的漏电流验证电路的存储器装置制造方法及图纸

本公开涉及一种具有用于使漏电流最小化的漏电流验证电路的存储器装置。在一个方面中，存储器装置包含但不限于存储器阵列、漏电流验证电路以及控制器。控制器配置成针对连接到第一字线的存储器单元的第一列执行擦除操作；设置包含漏电流阈值的验证条件；通过将存储器单元的第一列中的单元的漏电流与漏电流阈值进行比较来针对存储器单元的第一列执行漏电流验证操作；响应于单元具有高于漏电流阈值的漏电流而检测到第一列的故障；以及执行写入后操作以修复存储器单元的第一列的故障。入后操作以修复存储器单元的第一列的故障。入后操作以修复存储器单元的第一列的故障。

【技术实现步骤摘要】
具有用于使漏电流最小化的漏电流验证电路的存储器装置


[0001]本公开涉及一种具有用于使漏电流最小化的漏电流验证电路的存储器装置。

技术介绍

[0002]为了获得单元的二进制内容，可执行读取操作以确定单元的状态，诸如写入或擦除。通过将参考阈值电压(例如VTref)施加到晶体管(例如MOSFET)的栅极来完成。如果单元的晶体管的栅极传导电流，那么可将单元视为处于擦除状态。相反，如果单元的晶体管的栅极不传导电流，那么可将单元视为处于写入状态。写入操作涉及将电子注入到晶体管的栅极中，从而导致阈值电压增加。如果对单元进行了写入，那么可能需要维持足够的参考阈值电压电平。擦除操作可涉及从晶体管栅极取回所注入的电子，从而导致參考阈值电压减少。
[0003]在擦除操作期间，随着整个区块的擦除，阈值电压的变化可使某些单元具有接近會导致漏电流的低电压的阈值电压。
[0004]漏电流的问题会随着管芯尺寸的日益减小而恶化。减小的管芯尺寸随后将导致写入电流(program current)的增加，从而导致存储器装置的写入效率不佳。当前，在写入后过程和验证过程期间已致力于解决针对读取操作而非写入操作的BL漏电流问题。然而，针对两个写入操作，尚不存在用以使漏电流最小化的可靠解决方案。

技术实现思路

[0005]因此，本公开涉及一种具有用于使漏电流最小化的漏电流验证电路的存储器装置。
[0006]在一个方面中，本公开涉及一种存储器装置，存储器装置包含但不限于：存储器阵列，具有存储器单元组，存储器单元组包含M个WL和N个BL，其中M和N为大于1的整数；漏电流验证电路，用于验证存储器阵列的漏电流；以及控制器，联接到存储器阵列和漏电流验证电路。控制器至少配置成：针对存储器单元的第一列执行擦除操作，存储器单元的第一列属于存储器单元组且连接到M个WL中的第一WL；设置包含在漏电流验证操作期间的漏电流阈值的验证条件；经由漏电流验证电路，通过将存储器单元的第一列中的单元的漏电流与漏电流阈值进行比较以对连接到M个WL中的第一WL的存储器单元的第一列执行漏电流验证操作；经由漏电流验证电路，检测到存储器单元的第一列的故障并响应于存储器单元的第一列中具有高于漏电流阈值的漏电流的单元；以及执行写入后操作以修复存储器单元的第一列的故障。
[0007]在另一方面中，本公开涉及一种存储器装置，存储器装置包含但不限于：存储器阵列，具有存储器单元组，存储器单元组包含M个WL和N个BL，M和N为大于1的整数；漏电流验证电路，用于验证存储器阵列的漏电流；以及控制器，联接到存储器阵列和漏电流验证电路。控制器至少配置成：针对存储器单元的第一列初始化写入操作，存储器单元的第一列属于存储器单元组且连接到M个WL中的第一WL；设置包含在漏电流验证操作期间的漏电流阈值的验证条件；经由漏电流验证电路通过将负电压扫描施加于M个WL中的第一其余M
‑
1个未选
定WL中的每一个来针对存储器单元的第一列执行漏电流验证操作，直到找到使得存储器单元的第一列已经通过漏电流阈值的第一负电压为止；以及通过将第一负电压施加到M个WL中的第一其余M
‑
1个未选定WL中的每一个且针对N个BL施加正BL电压来针对存储器单元的第一列施加写入操作。
[0008]为了使本公开的前述特征和优点便于理解，下文详细描述附有图式的示范性实施例。应理解，前述总体描述和以下详细描述都是示范性的，且意图提供对如所要求的本公开的进一步说明。
[0009]然而，应理解，此概述可以不含有本公开的所有方面和实施例，且因此并不意味着以任何方式为限制性或限定性的。此外，本公开将包含对本领域的技术人员而言显而易见的改进和修改。
附图说明
[0010]图1和图2分别示出根据本公开的第一示范性实施例和第二示范性实施例的具有用于使漏电流最小化的漏电流验证电路的存储器装置的框图；
[0011]图3和图4分别示出根据本公开的第一示范性实施例和第二示范性实施例的用于使漏电流最小化的方法的流程图；
[0012]图5示出根据本公开的示范性实施例的负电压扫描；
[0013]图6示出根据本公开的示范性实施例的漏电流验证电路；
[0014]图7示出根据本公开的示范性实施例的用于存储器单元的列的漏电流验证电路；
[0015]图8示出根据本公开的示范性实施例的连接到存储器单元的漏电流验证电路；
[0016]图9示出根据本公开的示范性实施例的针对第一示范性实施例的写入后验证操作的字线电压调节器；
[0017]图10和图11分别示出根据本公开的示范性实施例的针对第一示范性实施例和第二示范性实施例的写入操作的字线电压调节器。
[0018]附图标号说明
[0019]100、200：存储器装置；
[0020]101、201：存储器阵列；
[0021]102、202：控制器；
[0022]103、203、600、801：漏电流验证电路；
[0023]104、204、900、1000、1100：WL电压调节电路；
[0024]600a、600b、600c：单个单元漏电流验证电路；
[0025]601：感测放大器电路；
[0026]701：或门；
[0027]802：Y解码器；
[0028]A1：第一缓冲器放大器；
[0029]A3：电压跟随器放大器；
[0030]A4：比较器放大器；
[0031]C1：恒定参考电流源极；
[0032]N1、N2：信道宽度；
[0033]Q1、Q2、Q3：晶体管；
[0034]Q4：NMOS晶体管；
[0035]R1：第一电阻器；
[0036]R2：第二电阻器；
[0037]R3：第三电阻器；
[0038]S101、S102、S103、S104、S201、S202、S203、S204、S301、S302、S303、S304、S305、S401、S402、S403、S404、S405、S406、S407、S501、S502、S503：步骤；
[0039]Vth：阈值电压；
[0040]WL<0>、WL<l>、WL<p>、WL<m>：字线。
具体实施方式
[0041]本公开提供具有用于使漏电流最小化的漏电流验证电路的存储器装置。本公开提供不仅在写入操作期间利用未选定字线WL的负电压来减少漏电流而且还因当前缺乏针对写入条件的漏电流电平的验证过程而提供针对写入操作的漏电流电平的目标的技术。本公开的目的中的一个是提供验证漏电流电平的漏电流验证电路，且还确保漏电流电平低于可接受阈值。
[0042]本公开提供用于使漏电流最小化的漏电流验证电路的两个示范性实施例。第一示范性实施例将涉及不仅针对读取操作而且还针对写入操作执行本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，包括：存储器阵列，包括存储器单元组，所述存储器单元组包括M个字线和N个位线，其中所述M和N为大于1的整数；漏电流验证电路，用于验证所述存储器阵列的漏电流；以及控制器，联接到所述存储器阵列和所述漏电流验证电路且至少配置成：针对存储器单元的第一列执行擦除操作，所述存储器单元的所述第一列属于所述存储器单元组且连接到所述M个字线中的第一字线；设置包括在漏电流验证操作期间的漏电流阈值的验证条件；经由所述漏电流验证电路，通过将所述存储器单元的所述第一列中的单元的漏电流与所述漏电流阈值进行比较以对连接到所述M个字线中的所述第一字线的存储器单元的所述第一列执行所述漏电流验证操作；经由所述漏电流验证电路，检测到所述存储器单元的所述第一列的故障并响应于所述存储器单元的所述第一列中具有高于所述漏电流阈值的所述漏电流的单元；以及执行写入后操作以修复所述存储器单元的所述第一列的所述故障。2.根据权利要求1所述的存储器装置，其中所述验证条件进一步包括其余M
‑
1个未选定字线中的每一个的负电压和在所述漏电流验证操作期间实施的所述N个位线的正位线电压。3.根据权利要求2所述的存储器装置，其中所述控制器进一步配置成：经由所述漏电流验证电路而检测到所述存储器单元的所述第一列的通过以响应于所述存储器单元的所述第一列中的所有单元都具有低于所述漏电流阈值的所述漏电流；以及基于相同的验证条件针对连接到所述M个字线中的第二字线的所述存储器单元的第二列继续所述漏电流验证操作。4.根据权利要求3所述的存储器装置，其中所述控制器配置成执行写入后操作以修复单元的所述列的所述故障包括：增加所述存储器单元的所述第一列中的所述单元的阈值电压，直到所述存储器单元的所述第一列中的所述单元的所述漏电流高于所述漏电流阈值为止。5.根据权利要求3所述的存储器装置，其中所述漏电流验证电路包括：感测放大器电路，配置成将所述存储器单元的所述第一列中的所述单元的漏电流与当作所述漏电流阈值的参考电流源进行比较；缓冲放大器，配置成传输指示所述存储器单元的所述第一列的所述通过或所述存储器单元的所述第一列的所述故障中任一者的二进制信号；以及或门，连接到所述存储器单元的所述第一列中的每个单元以用于指示存储器单元的所述第一列中的任何单元是否未通过所述漏电流验证操作。6.根据权利要求2所述的存储器装置，其中所述漏电流验证电路进一步包括用于调节其余M
‑
1个未选定字线中的每一个的负电压的字线电压调节电路。7.根据权利要求6所述的存储器装置，其中字线电压调节电路包括：第一电阻器，从缓冲放大器接收恒定电压；第二电阻器，连接到所述M个字线中的字线；以及第三电阻器，与具有阈值电压的NMOS晶体管并联连接，其中所述第一电阻器与所述
NMOS晶体管串联连接且所述第三电阻器与所述第二电阻器串联连接。8.根据权利要求6所述的存储器装置，其中在所述漏电流验证操作期间，通过所述字线电压调节电路根据
‑
((R2/R1)+Vth)来调节所述其余M
‑
1个未选定字线中的每一个的所述负电压。9.一种存储器装置，包括：存储器阵列，包括存储器单元组，所述存储器单元组包括M个字线和N个位线，其中所述M和N为大于1的整数；漏电流验证电路，用于验证所述存储器阵列的漏电流；以及控制器，联接到所述存储器阵列和所述漏电...

【专利技术属性】
技术研发人员：黄科颕，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：