物理不可克隆功能器件、半导体器件及其操作方法技术

物理不可克隆功能(PUF)器件包括第一反相器和第二反相器，第一反相器和第二反相器中的每个包括公共栅极节点和公共漏极节点。第一反相器的公共漏极节点电连接至第二反相器的公共栅极节点。PUF器件还包括：公共输出节点；第一RMD，电连接至第一反相器的公共漏极节点和公共输出节点；以及第二RMD，电连接至第二反相器的公共漏极节点和公共输出节点。本发明专利技术的实施例还涉及半导体器件及其操作方法。施例还涉及半导体器件及其操作方法。施例还涉及半导体器件及其操作方法。

【技术实现步骤摘要】
物理不可克隆功能器件、半导体器件及其操作方法


[0001]本专利技术的实施例涉及物理不可克隆功能器件、半导体器件及其操作方法。

技术介绍

[0002]半导体集成电路(IC)行业产生各种模拟和数字器件，以解决许多不同领域中的问题。半导体工艺技术节点中的发展已逐渐减小组件尺寸并且收紧间距，导致晶体管密度逐渐增大。IC变得更小。
[0003]物理不可克隆功能(PUF)是物理器件，对于给定的输入和条件(例如，质疑)，它输出物理定义的数字指纹响应，数字指纹响应用作唯一标识符。PUF通常用于具有高安全性要求的应用，诸如密码学。

技术实现思路

[0004]本专利技术的实施例提供了一种物理不可克隆功能(PUF)器件，包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器中的每个包括：公共栅极节点；和公共漏极节点，其中，所述第一反相器的所述公共漏极节点电连接至所述第二反相器的所述公共栅极节点；公共输出节点；第一电阻式存储器器件(RMD)，电连接至所述第一反相器的所述公共漏极节点和所述公共输出节点；以及第二电阻式存储器器件，电连接至所述第二反相器的所述公共漏极节点和所述公共输出节点。
[0005]本专利技术的另一实施例提供了一种半导体器件，包括：M个反相器，M是正整数，所述M个反相器串联电连接；以及(M
‑
1)对电阻式存储器器件(RMD)，其中，所述M个反相器的第一反相器电连接至第一节点，所述第一节点电连接至所述(M
‑
1)对电阻式存储器器件的第一对电阻式存储器器件的第一电阻式存储器器件和所述M个反相器的第二反相器，并且在所述M个反相器的所述第一反相器之后的每个反相器与所述(M
‑
1)对电阻式存储器器件的一对电阻式存储器器件并联电连接。
[0006]本专利技术的又一实施例提供了一种操作半导体器件的方法，所述方法包括：在第一编程操作中设置一对电阻式存储器器件(RMD)的第一电阻式存储器器件；在第二编程操作中设置所述一对电阻式存储器器件的第二电阻式存储器器件；在第三编程操作中随机重置所述第一电阻式存储器器件或所述第二电阻式存储器器件中的一个；以及对所述一对电阻式存储器器件执行读取操作。
附图说明
[0007]在附图中通过示例而不是限制地示出了一个或多个实施例，其中，具有相同参考数字符号的元件在全文中表示相同的元件。除非另有公开，否则附图未按比例绘制。
[0008]图1是根据一些实施例的集成电路(IC)的框图。
[0009]图2A、图2B和图2C是根据一些实施例的IC的示意图。
[0010]图3A、图3B、图3C和图3D是根据一些实施例的IC的示意图。
[0011]图4A、图4B和图4C是根据一些实施例的IC的示意图。
[0012]图4D是根据一些实施例的IC的示意图。
[0013]图5是根据一些实施例的操作半导体器件的方法的流程图。
[0014]图6是根据一些实施例的制造半导体器件的方法的流程图。
具体实施方式
[0015]以下公开内容公开了用于实现主题的不同特征的许多不同的实施例或示例。下面描述了组件、材料、值、步骤、操作、布置等的具体示例以简化本专利技术。当然，这些仅是示例而不旨在限制。预期其他组件、值、操作、材料、布置等。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是用于简单和清楚的目的，并且其本身不指示讨论的实施例和/或配置之间的关系。
[0016]为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。在一些实施例中，术语“标准单元结构”是指包括在各种标准单元结构的库中的标准化构建块。在一些实施例中，各种标准单元结构从它的库中选择并且用作表示电路的布局图中的组件。
[0017]在各个实施例中，半导体器件包括PUF，PUF包括串联连接的两个反相器、耦合在第一反相器的输出和输出节点之间的第一电阻式存储器器件(RMD)以及耦合在第二反相器的输出和输出节点之间的第二RMD。单个PUF(也称为PUF单元)或包括多个PUF单元的阵列从而能够用于随机编程操作和受控编程操作。
[0018]在随机编程操作中，半导体器件配置为通过在第一写入操作和第二写入操作中将第一编程电压和参考电压的组合施加至输出节点和第一反相器的输入来将两个RMD设置为初始编程状态，以及在第三写入操作中重置第一RMD或第二RMD，通过将第二编程电压施加至第一反相器的输入同时使输出节点浮置来随机确定第一RMD或第二RMD。
[0019]在受控编程操作中，半导体器件配置为通过在单个写入操作中将参考电压或第三编程电压施加至第一反相器的输入并且将第四编程电压施加至输出节点来将第一RMD和第二RMD设置为相反的编程状态，第四编程电压的电压电平在参考电压和第三编程电压的电压电平之间。
[0020]如下文关于各个实施例所讨论的，半导体器件从而包括能够提供一个或多个PUF签名和/或生成一个或多个随机信号或数字的可重新配置的PUF单元或阵列。
[0021]图1是根据一些实施例的IC 100的框图。IC 100包括半导体器件102，半导体器件102包括PUF 104。
[0022]IC 100称为芯片或微芯片，并且是半导体材料的一个小平片(例如，晶圆、芯片或衬底)上的电子电路的集合或半导体器件，半导体材料通常是硅或在本专利技术的预期范围内的其他合适的材料。IC 100支持集成到芯片中的一个或多个金属氧化物半导体场效应晶体
管(MOSFET)，诸如半导体器件102；然而，其他合适的晶体管和电子组件在本专利技术的预期范围内。IC 100电连接至、结合或容纳一个或多个半导体器件，诸如半导体器件102。
[0023]半导体器件102是电子组件或成组的电子组件，电子组件配置为将一种或多种半导体材料(例如，硅、锗或砷化镓，以及有机半导体或本专利技术的预期范围内的其他合适的材料)的电子特性用于它的功能，诸如PUF 104。
[0024]PUF(例如，PUF 104)的不可克隆性意味着带有PUF的每个IC具有将质疑映射到响应的唯一且不可预测的方式，即使当IC之间的设计和布局完全相同并且利用相同的工艺制造时。施加的刺激称为质疑，并且响应是PUF的反应。质疑及其相应的响应一起形成质疑
‑
响应对(CRP)。PUF的身份是由微结构本身的特性建立本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种物理不可克隆功能(PUF)器件，包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器中的每个包括：公共栅极节点；和公共漏极节点，其中，所述第一反相器的所述公共漏极节点电连接至所述第二反相器的所述公共栅极节点；公共输出节点；第一电阻式存储器器件(RMD)，电连接至所述第一反相器的所述公共漏极节点和所述公共输出节点；以及第二电阻式存储器器件，电连接至所述第二反相器的所述公共漏极节点和所述公共输出节点。2.根据权利要求1所述的物理不可克隆功能器件，其中，所述第一电阻式存储器器件和所述第二电阻式存储器器件中的每个包括忆阻器、电阻式随机存取存储器(RRAM)器件、相变存储器(PCM)器件、铁电隧道结(FTJ)器件或磁隧道结(MTJ)器件。3.根据权利要求1所述的物理不可克隆功能器件，其中，所述第一电阻式存储器器件和所述第二电阻式存储器器件中的每个包括单极电阻式存储器器件。4.根据权利要求1所述的物理不可克隆功能器件，其中，所述第一电阻式存储器器件和所述第二电阻式存储器器件中的每个包括双极电阻式存储器器件。5.根据权利要求1所述的物理不可克隆功能器件，其中，所述第一反相器和所述公共输出节点配置为在第一编程操作中接收相同的编程电压并且在第二编程操作中接收不同的编程电压。6.根据权利要求1所述的物理不可克隆功能器件，其中，所述第一反相器配置为接收编程电压，并且所述公共输出节点配置为在随机...

【专利技术属性】
技术研发人员：高韵峯，姜慧如，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：