伪电阻电路、RC滤波电路、电流镜电路及芯片制造技术

本发明专利技术公开了一种伪电阻电路、RC滤波电路、电流镜电路及芯片，伪电阻电路包括：第一MOS管以及偏置电路。偏置电路给第一MOS管的栅极和源极之间提供用于使得第一MOS管工作于亚阈值区的偏置电压，并通过调节该偏置电压以调节第一MOS管的阻值。本发明专利技术的伪电阻电路、RC滤波电路、电流镜电路及芯片，可以用较小的面积代价得到一个高阻值的电阻，这样一方面可以降低电阻的面积，另一方面为了实现相同的RC时间常数，可以将电容值取小，从而降低电容的面积。此外，该伪电阻的阻值受工艺

【技术实现步骤摘要】
伪电阻电路、RC滤波电路、电流镜电路及芯片


[0001]本专利技术是关于集成电路领域，特别是关于一种伪电阻电路、RC滤波电路、电流镜电路及芯片。

技术介绍

[0002]对于芯片里的低噪声电路，经常需要一个RC滤波器来滤除来自偏置电流/电压等的噪声。为了实现更好的滤波效果，往往需要较大的电阻和电容，这意味着需要较大的芯片面积，成本较高。
[0003]同时，如果电阻可以用较小的面积代价来做到一个高阻值电阻，我们可以将电阻值取大以及电容值取小来实现一个相同滤波效果的RC滤波器，这意味着RC滤波器的整体面积可以极大的减小。因此，一种小面积、大阻值的电阻方案对于低噪声电路是非常有价值的。
[0004]图1为常用的RC滤波器电路，在半导体工艺中，通常采用多晶硅或者有源区来做电阻，这样的电阻方案的电阻阻值较小，而且半导体工艺水平限制了电阻最小的宽度，意味着面积效率不高，这样的RC滤波器会占用一个较大的芯片面积。
[0005]图2为用线性区的金属
‑
氧化物
‑
半导体(MOS)管来做电阻，为提高电阻阻值，需要多个MOS管串联，这样依然需要较大的芯片面积来实现一个高阻值电阻。
[0006]图3为用亚阈值区的MOS管来做电阻，在稳定状态下，该MOS管的栅
‑
源电压几乎为0V，导致该电阻阻值巨大(～100GΩ)，这样大的一个电阻对漏电流相当敏感，且在PVT下的阻值的变化较大。
[0007]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0008]本专利技术的目的在于提供一种伪电阻电路、RC滤波电路、电流镜电路及芯片，其能够用较小的面积代价得到一个高阻值的电阻，且该电阻的阻值受工艺
‑
电压
‑
温度(PVT)的影响较小。
[0009]为实现上述目的，本专利技术的实施例提供了一种伪电阻电路，包括：第一MOS管以及偏置电路。
[0010]所述偏置电路与第一MOS管的栅极和源极相连以给第一MOS管的栅极和源极之间提供用于使得第一MOS管工作于亚阈值区的偏置电压，并通过调节该偏置电压以调节第一MOS管的阻值；
[0011]所述偏置电路包括依次相连的第二MOS管、电阻和第一电流源。
[0012]在本专利技术的一个或多个实施例中，所述第二MOS管的源极与第一MOS管的源极相连，所述第二MOS管的漏极与电阻的第一端和第一MOS管的栅极相连，所述电阻的第二端与第二MOS管的栅极相连并且该连接点通过第一电流源与地电压或电源电压相连。
[0013]在本专利技术的一个或多个实施例中，所述第一MOS管的源极和衬底短接，和/或所述第二MOS管的源极和衬底短接。
[0014]在本专利技术的一个或多个实施例中，所述电阻包括无源电阻或有源电阻。
[0015]本专利技术还公开了一种RC滤波电路，包括所述的伪电阻电路以及与伪电阻电路相连的电容。
[0016]本专利技术还公开了一种电流镜电路，包括所述的RC滤波电路以及输入电路和输出电路，所述输入电路与外部电路相连以接收外部电路提供的输入电流，所述RC滤波电路与输入电路相连以对输入电流进行滤波，所述输出电路与RC滤波电路相连以复制输入电流并输出。
[0017]在本专利技术的一个或多个实施例中，所述输入电路包括第三MOS管，所述输出电路包括第四MOS管，所述第三MOS管的栅极和漏极短接且与外部电路相连，所述第三MOS管的栅极和RC滤波电路的第一端相连，所述第四MOS管的栅极与RC滤波电路的第二端相连。
[0018]在本专利技术的一个或多个实施例中，所述电流镜电路还包括第二电流源，所述第二电流源的第一端与电源电压、外部电路的第一端相连，所述第二电流源的第二端与外部电路第二端、第三MOS管的栅极和漏极相连，所述第二电流源用于提供与第一电流源提供的偏置电流相同的电流。
[0019]在本专利技术的一个或多个实施例中，所述外部电路提供的输入电流远大于RC滤波电路中的第一电流源提供的偏置电流。
[0020]本专利技术还公开了一种芯片，包括所述的伪电阻电路、所述的RC滤波电路和/或所述的电流镜电路。
[0021]与现有技术相比，根据本专利技术的伪电阻电路、RC滤波电路、电流镜电路及芯片，通过第一MOS管作为伪电阻并通过偏置电路给第一MOS管的栅极和源极之间提供用于使得第一MOS管工作于亚阈值区的偏置电压，并通过调节该偏置电压以调节第一MOS管的阻值，从而可以用较小的面积代价得到一个高阻值的电阻，这样一方面可以降低电阻的面积，另一方面为了实现相同的RC时间常数，可以将电容值取小，从而降低电容的面积。此外，该伪电阻的阻值受工艺
‑
电压
‑
温度(PVT)的影响较小，保证在工艺
‑
电压
‑
温度(PVT)变化的时候，该RC滤波器的滤波效果不会有大的变化。通过采用该伪电阻的方案，伪电阻的阻值可以很容易通过设置参数来达到一个合理的阻值，不至于阻值太小恶化滤波效果，也不至于太大而对漏电流非常敏感。
附图说明
[0022]图1是现有技术一的RC滤波器电路的电路原理图。
[0023]图2是现有技术二的采用伪电阻的RC滤波器的电路原理图。
[0024]图3是现有技术三的采用伪电阻的RC滤波器的电路原理图。
[0025]图4是根据本专利技术实施例一的伪电阻电路的电路原理图。
[0026]图5是根据本专利技术实施例二的伪电阻电路的电路原理图。
[0027]图6是根据本专利技术实施例三的RC滤波电路的电路原理图。
[0028]图7是根据本专利技术实施例四的电流镜电路的电路原理图。
具体实施方式
[0029]下面结合附图，对本专利技术的具体实施例进行详细描述，但应当理解本专利技术的保护范围并不受具体实施例的限制。
[0030]除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
[0031]应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件，或与另一元件“相连”，或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
[0032]下面结合附图和实施例对本专利技术进一步说明。
[0033]实施例1
[0034]如图4所示，一种伪电阻电路，包括：第一MOS管M1以及偏置电路10，在本实施例中，第一MOS管M1为P沟道MOS管。
[0035本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种伪电阻电路，其特征在于，包括：第一MOS管；以及偏置电路，与第一MOS管的栅极和源极相连以给第一MOS管的栅极和源极之间提供用于使得第一MOS管工作于亚阈值区的偏置电压，并通过调节该偏置电压以调节第一MOS管的阻值；所述偏置电路包括依次相连的第二MOS管、电阻和第一电流源。2.如权利要求1所述的伪电阻电路，其特征在于，所述第二MOS管的源极与第一MOS管的源极相连，所述第二MOS管的漏极与电阻的第一端和第一MOS管的栅极相连，所述电阻的第二端与第二MOS管的栅极相连并且该连接点通过第一电流源与地电压或电源电压相连。3.如权利要求1所述的伪电阻电路，其特征在于，所述第一MOS管的源极和衬底短接，和/或所述第二MOS管的源极和衬底短接。4.如权利要求1所述的伪电阻电路，其特征在于，所述电阻包括无源电阻或有源电阻。5.一种RC滤波电路，其特征在于，包括如权利要求1～4任一项所述的伪电阻电路以及与伪电阻电路相连的电容。6.一种电流镜电路，其特征在于，包括如权利要求5所述的RC滤波电路以及输入电路和输出电路，所述输入电路与外部电...

【专利技术属性】
技术研发人员：陈志远，张林，
申请(专利权)人：思瑞浦微电子科技苏州股份有限公司，
类型：发明
国别省市：