一种flash器件的制造方法技术

本发明专利技术提供一种flash器件的制造方法，提供基体，基体包含多个通孔，依附在通孔侧壁的侧墙；填充于通孔内的钨，钨的顶部形状为V字型；位于相邻两个通孔之间的多晶硅，位于多晶硅上的氮化硅；多晶硅以及氮化硅上覆盖有介质层；通孔中钨的顶部距离其两侧的介质层的上方存在间隙；在基体上通过含硅前驱物和含氧前驱物沉积一层氧化硅介质层以填充钨的V字型顶部以及间隙；对氧化硅介质层的顶部进行CMP，直至露出氮化硅顶部为止。本发明专利技术针对钨上方氧化物填充易形成空隙的问题，采用TEOS为气体源所形成的氧化物，可解决钨的V型状及沟槽的深宽比的问题。在后续多晶硅沉积因下层界面平整能得到平整的多晶硅层，最终在刻蚀之后能得到均匀的多晶硅关键尺寸。的多晶硅关键尺寸。的多晶硅关键尺寸。

【技术实现步骤摘要】
一种flash器件的制造方法


[0001]本专利技术涉及半导体
，特别是涉及一种flash器件的制造方法。

技术介绍

[0002]在半导体产业中，由于flash器件有成本低、可靠性高，具有集成度高、快速的存取速度和易于擦除等多项优点，因而在物联网、AI、汽车电子等多项领域得到了广泛的应用。
[0003]在现有的38nm supper flash制程过程中，在钨的回刻之后需进行氧化硅的填充，填充此氧化硅的目的一是为了保护好钨免受破坏，二是为后续CMP做准备。然而前层下来的图像显示，一是钨的顶部存V型状，二是沟槽具有一定的深宽比，导致后续的氧化硅填充后在SIN水平处存在空隙(如图1)，再加后续的CMP制程中，氧化研磨完后自带DHF的清洗步骤，使DHF进入有空隙的内部进一步刻蚀氧化硅，最终导致钨上方的氧化硅形成大的凹坑(如图2)，而凹坑也会导致后续的多晶硅填充不平，在后续的多晶硅刻蚀CD产生异常，最终影响器件的电性和良率。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种flash器件的制造方法，用于解决现有技术中的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种flash器件的制造方法，至少包括：
[0006]步骤一、提供基体，所述基体包含多个通孔，依附在所述通孔侧壁的侧墙；填充于所述通孔内的钨，所述钨的顶部形状为V字型；位于所述相邻两个通孔之间的多晶硅，位于所述多晶硅上的氮化硅；所述多晶硅以及所述氮化硅上覆盖有介质层；所述通孔中钨的顶部距离其两侧的所述介质层的上方存在间隙；
[0007]步骤二、在所述基体上通过含硅前驱物和含氧前驱物沉积一层氧化硅介质层以填充钨的所述V字型顶部以及所述间隙；
[0008]步骤三、对所述氧化硅介质层的顶部进行CMP，直至露出所述氮化硅顶部为止。
[0009]优选地，步骤二中通过PECVD制程工艺在所述基体上沉积所述氧化硅介质层。
[0010]优选地，步骤二中所述含硅前驱物为TEOS。
[0011]优选地，步骤二中所述含氧后驱物为氧气。
[0012]优选地，步骤二中的所述TEOS的流量为4500～5500sccm。
[0013]优选地，步骤二中的所述氧气的流量为4000～5000sccm。
[0014]优选地，步骤二中在温度为400℃，能量为700
‑
800W，压力为4～6T的环境下沉积所述氧化硅介质层。
[0015]优选地，步骤二中沉积的所述含氧介质层的厚度为2500～3500埃。
[0016]如上所述，本专利技术的flash器件的制造方法，具有以下有益效果：本专利技术的一种Flash的制造方法，针对钨上方氧化物填充易形成空隙的问题，采用TEOS为气体源所形成的
氧化物，因TEOS具有一定的填充能力，能很好的解决钨存V型状以及沟槽存在的深宽比的问题。因氧化物填充不再有空隙，最终在CMP之后能得到平整的平面，在后续的多晶硅沉积因下层界面平整能得到平整的多晶硅层，最终在刻蚀之后能得到均匀的多晶硅关键尺寸。
附图说明
[0017]图1显示为现有技术中氧化物填充后存在空隙的基体结构示意图；
[0018]图2显示为现有技术中氧化物经CMP后形成凹坑的基体结构示意图；
[0019]图3显示为本专利技术中提供的基体剖面结构示意图；
[0020]图4显示为本专利技术中在基体上沉积氧化硅介质层后的剖面结构示意图；
[0021]图5显示为本专利技术中氧化硅介质层经CMP后的基体剖面结构示意图；
[0022]图6显示为本专利技术的flash器件的制造方法流程图。
具体实施方式
[0023]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0024]请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0025]本专利技术提供一种flash器件的制造方法，如图6所示，图6显示为本专利技术的flash器件的制造方法流程图，该方法至少包括以下步骤：
[0026]步骤一、提供基体，所述基体包含多个通孔，依附在所述通孔侧壁的侧墙；填充于所述通孔内的钨，所述钨的顶部形状为V字型；位于所述相邻两个通孔之间的多晶硅，位于所述多晶硅上的氮化硅；所述多晶硅以及所述氮化硅上覆盖有介质层；所述通孔中钨的顶部距离其两侧的所述介质层的上方存在间隙；
[0027]如图3所示，图3显示为本专利技术中提供的基体剖面结构示意图。该步骤一提供基体，所述基体中，位于底部的为基底01，所述基体包含多个通孔，依附在所述通孔侧壁的侧墙05；填充于所述通孔内的钨04，所述钨04的顶部形状为V字型；位于所述相邻两个通孔之间的多晶硅02，位于所述多晶硅02上的氮化硅03；所述多晶硅02以及所述氮化硅03上覆盖有介质层06；所述通孔中钨04的顶部距离其两侧的所述介质层06的上方存在间隙；
[0028]步骤二、在所述基体上通过含硅前驱物和含氧前驱物沉积一层氧化硅介质层以填充钨的所述V字型顶部以及所述间隙；如图4所示，图4显示为本专利技术中在基体上沉积氧化硅介质层后的剖面结构示意图；该步骤二在所述基体上通过含硅前驱物和含氧前驱物沉积一层氧化硅介质层07以填充钨04的所述V字型顶部以及所述间隙。
[0029]本专利技术进一步地，本实施例的步骤二中通过PECVD制程工艺在所述基体上沉积所述氧化硅介质层。
[0030]本专利技术进一步地，本实施例的步骤二中所述含硅前驱物为TEOS。
[0031]本专利技术进一步地，本实施例的步骤二中所述含氧后驱物为氧气。
[0032]本专利技术进一步地，本实施例的步骤二中的所述TEOS的流量为4500～5500sccm。
[0033]本专利技术进一步地，本实施例的步骤二中的所述氧气的流量为4000～5000sccm。
[0034]本专利技术进一步地，本实施例的步骤二中在温度为400℃，能量为700
‑
800W，压力为4～6T的环境下沉积所述氧化硅介质层。
[0035]本专利技术进一步地，本实施例的步骤二中沉积的所述含氧介质层的厚度为2500～3500埃。
[0036]步骤三、对所述氧化硅介质层的顶部进行CMP，直至露出所述氮化硅顶部为止。
[0037]如图5所示，图5显示为本专利技术中氧化硅介质层经CMP后的基体剖面结构示意图。该步骤三对所述氧化硅介质层的顶部进行CMP，直至露出所述氮化硅顶部为止。
[0038]综上所述，本专利技术的一种本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种flash器件的制造方法，其特征在于，至少包括：步骤一、提供基体，所述基体包含多个通孔，依附在所述通孔侧壁的侧墙；填充于所述通孔内的钨，所述钨的顶部形状为V字型；位于所述相邻两个通孔之间的多晶硅，位于所述多晶硅上的氮化硅；所述多晶硅以及所述氮化硅上覆盖有介质层；所述通孔中钨的顶部距离其两侧的所述介质层的上方存在间隙；步骤二、在所述基体上通过含硅前驱物和含氧前驱物沉积一层氧化硅介质层以填充钨的所述V字型顶部以及所述间隙；步骤三、对所述氧化硅介质层的顶部进行CMP，直至露出所述氮化硅顶部为止。2.根据权利要求1所述的flash器件的制造方法，其特征在于：步骤二中通过PECVD制程工艺在所述基体上沉积所述氧化硅介质层。3.根据权利要求2所述的flash器件的制造方法，其特征...

【专利技术属性】
技术研发人员：刘春文，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：