自制冷半导体电阻器及其制作方法技术

本申请涉及半导体技术领域，公开了一种自制冷半导体电阻器及其制作方法，该电阻器包括：位于半导体衬底中的若干个N型阱区和若干个P型阱区，位于每个N型阱区上的第一多晶硅栅极，位于每个P型阱区上的第二多晶硅栅极，及金属互连层。若干个N型阱区和若干个P型阱区在行方向和列方向上依次交替排布，每个N型阱区中形成N型深掺杂区，每个P型阱区中形成P型深掺杂区。第一多晶硅栅极为N型深掺杂且与半导体衬底之间不具有栅绝缘层。第二多晶硅栅极为P型深掺杂且与半导体衬底之间不具有栅绝缘层。金属互连层将多个第一多晶硅栅极和多个第二多晶硅栅极连接为S形结构。本申请中，热流方向是从电阻器内部向表面的方向流动，从而实现散热制冷。热制冷。热制冷。

【技术实现步骤摘要】
自制冷半导体电阻器及其制作方法


[0001]本专利技术一般涉及半导体
，特别涉及一种自制冷半导体电阻器及其制作方法。

技术介绍

[0002]芯片被称为现代工业的“粮食”，是信息技术产业重要的基础性部件，手机、计算机汽车、工业控制、物联网、大数据、人工智能等这些领域的发展都离不开芯片。芯片在使用中除了按设计的功能工作外，还会无法避免的产生热量，使热量高效率的耗散出去以维持芯片内部器件工作在安全温度是保证产品安全和可靠性的重要课题。随着芯片规模的增加、速度的提高，该课题越来越有挑战性，需要引入创新的思路和方法。
[0003]帕尔帖效应指当电流流过不同导体组成的回路时，在不同导体的接头处分别产生吸热、放热现象。现有设计为基于金属的帕尔贴效应的设计，其一方面制冷降温效果较弱，另一方面与现有半导体CMOS工艺不兼容，并且还需要额外的降温模式，给应用带来不便。因此，需要提供一种自制冷帕尔贴电阻器，以实现更好的工艺兼容性和降温效果。

技术实现思路

[0004]本专利技术的目的在于提供一种自制冷半导体电阻器及其制作方法，提供与现有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自制冷半导体电阻器，其特征在于，包括：位于半导体衬底中的若干个N型阱区和若干个P型阱区，所述若干个N型阱区和若干个P型阱区在行方向和列方向上依次交替排布，每个所述N型阱区中形成N型深掺杂区，每个所述P型阱区中形成P型深掺杂区；位于每个所述N型阱区上的第一多晶硅栅极，所述第一多晶硅栅极为N型深掺杂且与所述半导体衬底之间不具有栅绝缘层；位于每个所述P型阱区上的第二多晶硅栅极，所述第二多晶硅栅极为P型深掺杂且与所述半导体衬底之间不具有栅绝缘层；以及金属互连层，所述金属互连层将所述多个第一多晶硅栅极和所述多个第二多晶硅栅极连接为S形结构。2.根据权利要求1所述的自制冷半导体电阻器，其特征在于，还包括：包围所述若干个N型阱区和若干个P型阱区的浅沟槽隔离区。3.根据权利要求1所述的自制冷半导体电阻器，其特征在于，还包括：形成于所述第一多晶硅栅极和所述第二多晶硅栅极周围的侧墙。4.根据权利要求1所述的自制冷半导体电阻器，其特征在于，还包括：形成于所述第一多晶硅栅极和所述第二多晶硅栅极上的硅化物。5.根据权利要求1所述的自制冷半导体电阻器，其特征在于，所述自制冷半导体电阻器工作时，电流依次流经所述第一多晶硅栅极、所述N型深掺杂区、所述P型深掺杂区、所述第二多晶硅栅极并依次循环，热流从所述N型深掺杂区流向所述第一多晶硅栅极，并且，从所述P型深掺杂区流向所述第二多晶硅栅极。6.一种自制冷半导体电阻器的制作方法，其特征在于，包括：在半导体衬底中形成若干个N型阱区和若干个P型阱区，...

【专利技术属性】
技术研发人员：张雄，
申请(专利权)人：澜起科技股份有限公司，
类型：发明
国别省市：