【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及半导体成像装置，且明确地说，涉及一种具有像素单元阵列和用于读取所述单元的列电路的CMOS有源像素传感器(APS)成像器。技术背景当前关注于用作低成本成像装置的CMOS有源像素成像器。图1展示信号处理系统 100，其包含CMOS有源像素传感器(APS)像素阵列230和控制器232,所述控制器 232提供计时和控制信号以使得能够以所属领域的技术人员普遍己知的方式读出存储在 像素中的信号。示范性阵列具有MXN像素的尺寸，其中阵列230的大小取决于特定应 用。使用列并行读出结构一次一行地读出成像器像素。控制器232通过控制行寻址电路 234和行驱动器240的操作而选择阵列230中的特定像素行。存储在选定像素行中的电 荷信号以上述方式在列线170 (见图2)上提供到读出电路242。接着使用列寻址电路244 依次读出从所述列的每一者读取的像素信号。图2更详细地展示图1的系统100的一部分。每一阵列列349包含多行像素350。 来自特定列349中的像素350的信号被读出到读出电路242。通常，每一像素列349被 读出到相关联的模拟-数字区块，所述模拟-...
【技术保护点】
一种用于成像装置的读出电路，其包括： 模拟－数字转换电路，其经耦合以从像素阵列的多个列接收像素信号；以及 存储器，其选择性地耦合到所述模拟－数字电路且具有用于分别存储表示所述存储器阵列的所述多个列上的信号的数字信号的多个存储器位置。
【技术特征摘要】
【国外来华专利技术】GB 2005-3-30 0506417.51.一种用于成像装置的读出电路，其包括模拟-数字转换电路，其经耦合以从像素阵列的多个列接收像素信号；以及存储器，其选择性地耦合到所述模拟-数字电路且具有用于分别存储表示所述存储器阵列的所述多个列上的信号的数字信号的多个存储器位置。2. 根据权利要求l所述的读出电路，其中所述存储器进一步包括第一和第二存储器位 置，所述第一和第二存储器位置适于每次相互排斥地启用以用于写入操作。3. 根据权利要求2所述的读出电路，其中所述第一和第二存储器位置适于每次相互排 斥地启用以用于读取操作。4. 根据权利要求3所述的读出电路，其中当所述第一和第二存储器位置中的一者适于 用于读取操作时，所述第一和第二存储器位置中的另一者适于用于写入操作。5. 根据权利要求4所述的读出电路，其中所述第一和第二存储器位置处于不同的存储 器库中。6. —种用于成像装置的读出电路，其包括模拟-数字转换电路，其耦合到像素阵列的第一列中的像素并耦合到所述像素阵列 的第二列中的第二像素；以及存储器，其选择性地耦合到所述模拟-数字电路且具有用于分别存储表示来自所述 第一和第二像素的信号的数字信号的第一和第二存储器位置。7. 根据权利要求6所述的读出电路，其中所述第一和第二存储器位置处于不同的存储 器库中。8. 根据权利要求7所述的读出电路，其中所述第一和第二存储器位置适于相互排斥地 启用以用于写入操作。9. 根据权利要求7所述的读出电路，其进一步包括第二模拟-数字转换电路，其耦合到所述像素阵列的第三列中的第三像素并耦合到 所述像素阵列的第四列中的第四像素，其中所述存储器包括用于分别存储表示来自所述第三和第四像素的信号的数字 信号的第三和第四存储器位置。10. 根据权利要求9所述的读出电路，其中所述第三和第四存储器位置处于不同的存储 器库中。11. 根据权利要求9所述的读出电路，其中所述第三存储器位置适于在所述第一存储器位置被启用以用于写入操作的大体上同时被启用以用于写入操作，所述第三存储器 位置适于在所述第一存储器位置被启用以用于读取操作的大体上同时被启用以用 于读取操作。12. —种用于CMOS成像装置的读出电路，其包括-多个模拟-数字转换电路，其每一者耦合到像素阵列的多个列线以及多个存储器位 置，所述存储器位置用于分别存储表示所述列线上的模拟信号值的数字数据。13. 根据权利要求12所述的读出电路，其中所述多个存储器位置处于第一和第二存储 器库中。14. 根据权利要求13所述的读出电路，其中所述第一和第二存储器库中的一者被启用 以用于读取操作，大体上同时所述第一和第二存储器库中的另一者被启用以用于写 入操作。15. —种用于成像装置的读出电路，其包括多个模拟-数字转换电路，每一电路分别耦合到像素阵列中的相关联第一像素列和 相关联第二像素列；以及斜坡信号产生器，其耦合到所述多个模拟-数字转换电路，所述产生器将共同斜坡 比较信号提供到每一模拟-数字转换电路。16. 根据权利要求15所述的读出电路，其中所述斜坡信号产生器能够将对应于所述斜 坡比较信号的电平的数字代码信号提供到所述多个模拟-数字转换电路。17. 根据权利要求16所述的读出电路，其中所述斜坡信号产生器能够在第一时间周期 期间提供所述斜坡比较信号且在第二时间周期期间提供所述数字代码信号。18. 根据权利要求17所述的读出电路，其中每一模拟-数字转换电路进一步包括模拟-数字比较器，其用于将所述斜坡比较信号与从列上的像素接收的信号进行比 较，并用于提供指示所述比较的结果的逻辑信号。19. 根据权利要求18所述的读出电路，其中每一模拟-数字转换电路进一步包括延迟逻辑区块，其用于使所述逻辑信号与所述数字代码信号同步。20. —种用于成像装置的读出电路，其包括第一存储器位置，其连接到所述模拟-数字电路并存储从像素阵列中的第一像素接 收的第一模拟信号的数字表示形式；第二存储器位置，其连接到模拟-数字电路并存储从像素阵列中的第二像素接收的第二模拟信号的数字表示形式；以及控制器，其用于将控制信号提供到所述第一和第二存储器位置，使得所述存储器 位置中的一者被启用以用于写入，且大体上同时所述存储器位置中的另一者被启用 以用于读取。21. 根据权利要求20所述的用于成像装置的读出电路，其中所述第一像素处于所述像 素阵列的第一列中，且所述第二像素处于所述像素阵列的第二列中。22. 根据权利要求21所述的用于成像装置的读出电路，其进一步包括-多路复用器，其耦合到所述第一和第二存储器位置以便每次选择性地启用所述第 一和第二存储器位置中的一者以用于将所存储的值输出到下游电路。23. —种用于成像装置的读出电路，其包括比较器，其用于选择性地将来自至少第一和第二列中的像素的模拟信号与比较信号进行比较；延迟电路，其用于使所述模拟信号与所述模拟信号的相应数字表示形式同步； 第一存储器位置，其用于存储来自第一列中的像素的模拟信号的数字表示形式； 第二存储器位置，其用于存储来自第二列中的像素的模拟信号的数字表示形式； 以及控制器，其用于将控制信号提供到所述第一和第二存储器位置，使得所述存储器 位置中的一者被启用以用于写入，且大体上同时所述存储器位置中的另一者被启用 以用于读取。24. 根据权利要求23所述的读出电路，所述第一存储器位置是第一存储器库的一部分， 且所述第二存储器位置是第二存储器库的一部分。25. —种用于成像装置的读出电路，其包括模拟-数字转换电路，其经耦合以从像素阵列的多个列和多个行接收像素信号；以及存储器，其选择性地耦合到所述模拟-数字电路且具有用于分别存储表示所述存储 器阵列的所述多个列和行上的信号的数字信号的多个存储器位置。26. 根据权利要求25所述的读出电路，其中所述存储器进一步包括第一和第二存储器 位置，所述第一和第二存储器位置适于每次相互排斥地启用以用于写入操作。27. 根据权利要求26所述的读出电路，其中所述第一和第二存储器位置适于每次相互 排斥地启用以用于读取操作。28. 根据权利要求27所述的读出电路，其中当所述第一和第二存储器位置中的一者适于用于读取操作时，所述第一和第二存储器位置中的另一者适于用于写入操作。29. 根据权利要求26所述的读出电路，其中所述第一和第二存储器位置处于不同的存 储器库中。30. —种从像素阵列读出信号的方法，其包括选择性地将模拟-数字转换电路耦合到像素阵列中的多个像素列，且从所述多个像 素列接收模拟像素信号；以及选择性地将所述模拟-数字转换电路耦合到存储器中的多个存储器位置，且将所述 模拟像素信号的数字表示形式提供到所述多个存储器位置。31. 根据权利要求30所述的从像素阵列读...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。