一种增益提升的AB类运算放大器电路制造技术

一种增益提升的AB类运算放大器电路，其特征在于：所述电路中包括启动单元、增益提升单元和检测控制单元；其中，所述检测控制单元，分别与所述启动单元、所述增益提升单元连接，用于基于所述启动单元生成的启动控制电压、所述增益提升单元生成的增益控制电压实现对非稳定状态下电路输出信号的屏蔽。本发明专利技术构思巧妙，方法简单，能够准确获取运算放大器启动过程中各个单元的实时运行状态，从而在运算放大器内部尚未达到稳定状态时，将其输出电压约束为地电位。为地电位。为地电位。

【技术实现步骤摘要】
一种增益提升的AB类运算放大器电路


[0001]本专利技术涉及集成电路领域，更具体的，涉及一种增益提升的AB类运算放大器电路。

技术介绍

[0002]目前，AB类运算放大器作为一种依赖于偏置电流的大小和输出电平的A类和B类放大器的结合器件，能够使工作于推挽工作方式的两个晶体管的工作区间互有覆盖，从而弥补了A类或B类放大器的缺点。由于AB类运算放大器具备有能耗小、效率高、具备较小的非线性失真，因此经常作为高功率放大器广泛应用于各类电子设备中。
[0003]为了实现运算放大器的增益提高，现有技术中还经常会在运算放大器中增加增益提升相关电路。然而，这种电路的增益反馈环较长，反馈过程较慢，在增益反馈没有完全建立的情况下，则会导致运算放大器的输出不够稳定。
[0004]除此之外，在普通的运算放大器中，当参考电流源没能完全建立时，运放中MOS管的栅极工作电压也不能保持充分稳定，因此同样会造成运算放大器的输出不稳定的问题。
[0005]因此，亟需一种新的运算放大器电路来解决上述问题。

技术实现思路

[0006]为解决现有技术中存在的不足，本专利技术的目的在于，提供一种增益提升的AB类运算放大器电路，通过增加检测控制单元，来对于运算放大器中的启动单元和增益提升单元的状态进行监测，在上述两个单元未达稳定状态时，约束运算放大器的输出信号。
[0007]本专利技术采用如下的技术方案。
[0008]本专利技术涉及一种增益提升的AB类运算放大器电路，电路中包括启动单元、增益提升单元和检测控制单元；其中，检测控制单元，分别与启动单元、增益提升单元连接，用于基于启动单元生成的启动控制电压、增益提升单元生成的增益控制电压实现对非稳定状态下电路输出信号的屏蔽。
[0009]优选的，启动单元包括电流源I1、启动电容C1、晶体管Mn1、镜像管Mn2；其中，电流源I1连接在电源电压和晶体管Mn1的漏极和栅极，晶体管Mn1的源极接地；启动电容并联在晶体管Mn1的漏极、栅极与地之间；镜像管Mn2与运算放大器输入级的尾电流管Mn3、晶体管Mn1镜像连接。
[0010]优选的，启动控制电压为所述电流源I1生成的晶体管Mn1、镜像管Mn2的栅极电压。
[0011]优选的，增益提升单元包括第一增益单元、第二增益单元、AB类控制单元；其中，第一增益单元，分别与运算放大器的输入级、AB类控制单元连接，用于接收运算放大器的正相输入端、负相输入端的输入信号，并将第一增益输出至AB类控制单元的Pgate端；第二增益单元，分别与AB类控制单元的Ngate端、第一增益单元连接，用于接收AB类控制单元的Ngate端的信号。
[0012]优选的，第一增益单元包括第一连接管Mp4、第一辅助运放A1、第一反馈管Mp7；其中，第一连接管Mp4的源极分别与第一辅助运放A1的正相输入端、运算放大器负相端输入管
Mn5的漏极连接，栅极通过镜像方式获取第一控制电压，漏极与第二增益单元连接；第一辅助运放A1的负相输入端分别与运算放大器的正相端输入管Mn4的漏极、第一反馈管Mp7的源极连接，输出端与第一反馈管Mp7的栅极连接；第一反馈管Mp7的漏极与AB类控制单元的Pgate端连接；同时，第一连接管Mp4的源极、第一反馈管Mp7的源极分别采用MOS管级联方式通过Mp5和Mp6接入至电源电压。
[0013]优选的，第二增益单元包括第二连接管Mn11、第二辅助运放A2、第二反馈管Mn10；其中，第二连接管Mn11的漏极与AB类控制单元的Ngate端连接，源极与第二辅助运放A2的正相输入端连接，栅极通过镜像方式获取第二控制电压；第二辅助运放A2的负相输入端与第二反馈管Mn10的源极连接，输出端口与第二反馈管Mn10的栅极连接；第二反馈管Mn10的漏极与第一增益单元中第一连接管Mp4的漏极、级联管Mn8、Mn9的栅极连接；第二反馈管Mn10的源极、第二连接管Mn11分别采用MOS管级联方式通过Mn8和Mn9接地。
[0014]优选的，检测控制单元包括第一镜像管Mp8、第二镜像管Mp9、启动检测管Mn14、增益提升环路检测管Mn13、电阻R1、反相器INV、第一输出控制管Mp10和第二输出控制管Mn15；其中，第一镜像管Mp8和第二镜像管Mp9的源极接电源电压，Mp8的栅极、漏极与Mp9的栅极连接；第二镜像管Mp8的栅极、漏极与增益提升环路检测控制管Mn13、启动检测管Mn14依次级联后接地，增益提升环路检测管Mn13的栅极与第二辅助运放A2的输出端连接，启动检测管Mn14的栅极与运算放大器输入级尾电流管的栅极连接；电阻R1接入在第二镜像管Mp9的漏极与地之间，第二镜像管Mp9的漏极还接入反相器的输入端、第一输出控制管Mp10的栅极；反相器的输出端与第二输出控制管Mn15的栅极连接，第二输出控制管Mn15的漏极通过电阻Rz1接入至运算放大器的输出端Vout，源极接地。
[0015]优选的，当启动检测管或增益提升环路检测管处于截止状态时，第一输出控制管和第二输出控制管导通，以使得运算放大器的输出电压降低至地电位；当启动检测管和增益提升环路检测管均处于导通状态时，第一输出控制管和第二输出控制管截止，运算放大器基于其输出级电路实现输出。
[0016]本专利技术的有益效果在于，与现有技术相比，本专利技术中的一种增益提升的AB类运算放大器电路，能够通过增加检测控制单元，来对于运算放大器中的启动单元和增益提升单元的状态进行监测，在上述两个单元未达稳定状态时，约束运算放大器的输出信号。本专利技术构思巧妙，方法简单，能够准确获取运算放大器启动过程中各个单元的实时运行状态，从而在运算放大器内部尚未达到稳定状态时，将其输出电压约束为地电位。
[0017]本专利技术的有益效果还包括：
[0018]本专利技术中增加的检测控制功能结构简单，功耗小，不会对运放的重要指标造成任何影响，同时还能够在运放的内部环路未达到稳定之前，确保关闭输出晶体管，从而避免了运放上电过程中输出过大的贯穿电流和过冲电压。
附图说明
[0019]图1为现有技术中的一种增益提升的AB类运算放大器电路的结构示意图；
[0020]图2为本专利技术中的一种增益提升的AB类运算放大器电路的结构示意图。
具体实施方式
[0021]下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本申请的保护范围。
[0022]图1为现有技术中的一种增益提升的AB类运算放大器电路的结构示意图。如图1所示，现有技术中常用的具备增益提升功能的AB类运算放大器的一种实施方式中，电路可以包括输入级、输出级、增益提升单元、相关的级联MOS管、启动单元等。其中，输入级通过参考电流源I1获得运算放大器中各级电路NMOS管的栅极电压，也就是Mn1、Mn2、Mn3、Mn6、Mn7、Mna1的栅极电压。当I1建立完全并稳定后，运放各级NMOS管的栅极电压也能够处于稳定状态。此时，运放输入级中正负输入对的MOS管栅极，可以分别接收来自运放外部的输入电压本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种增益提升的AB类运算放大器电路，其特征在于：所述电路中包括启动单元、增益提升单元和检测控制单元；其中，所述检测控制单元，分别与所述启动单元、所述增益提升单元连接，用于基于所述启动单元生成的启动控制电压、所述增益提升单元生成的增益控制电压实现对非稳定状态下电路输出信号的屏蔽。2.根据权利要求1中所述的一种增益提升的AB类运算放大器电路，其特征在于：所述启动单元包括电流源I1、启动电容C1、晶体管Mn1、镜像管Mn2；其中，所述电流源I1连接在电源电压和晶体管Mn1的漏极和栅极，所述晶体管Mn1的源极接地；所述启动电容并联在所述晶体管Mn1的漏极、栅极与地之间；所述镜像管Mn2与所述运算放大器输入级的尾电流管Mn3、晶体管Mn1镜像连接。3.根据权利要求2中所述的一种增益提升的AB类运算放大器电路，其特征在于：所述启动控制电压为所述电流源I1生成的所述晶体管Mn1、镜像管Mn2的栅极电压。4.根据权利要求3中所述的一种增益提升的AB类运算放大器电路，其特征在于：所述增益提升单元包括第一增益单元、第二增益单元、AB类控制单元；其中，所述第一增益单元，分别与所述运算放大器的输入级、所述AB类控制单元连接，用于接收所述运算放大器的正相输入端、负相输入端的输入信号，并将第一增益输出至所述AB类控制单元的Pgate端；所述第二增益单元，分别与所述AB类控制单元的Ngate端、所述第一增益单元连接，用于接收所述AB类控制单元的Ngate端的信号。5.根据权利要求4中所述的一种增益提升的AB类运算放大器电路，其特征在于：所述第一增益单元包括第一连接管Mp4、第一辅助运放A1、第一反馈管Mp7；其中，所述第一连接管Mp4的源极分别与所述第一辅助运放A1的正相输入端、所述运算放大器负相端输入管Mn5的漏极连接，栅极通过镜像方式获取第一控制电压，漏极与所述第二增益单元连接；所述第一辅助运放A1的负相输入端分别与所述运算放大器的正相端输入管Mn4的漏极、第一反馈管Mp7的源极连接，输出端与所述第一反馈管Mp7的栅极连接；所述第一反馈管Mp7的漏极与所述AB类控制单元的Pgate端连接；同时，所述第一连接管Mp4的源极、所述第一反馈管Mp7的源极分别采用MOS管级联方式通过Mp5和Mp6接...

【专利技术属性】
技术研发人员：曹玉杰，张利地，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：