芯片封装结构、芯片封装装置及芯片封装方法制造方法及图纸

本发明专利技术属于电子封装技术领域，公开了一种芯片封装结构、芯片封装装置及芯片封装方法，包括芯片基底和第一连接件；芯片基底一侧上设置用于容置芯片的容置槽，另一侧上依次设置第一绝缘层、RDL布线层以及第二绝缘层；容置槽内设置第一连接件，第一连接件一端用于连接芯片；芯片基底上开设TSV通孔，TSV通孔一端连接第一连接件另一端，另一端穿过第一绝缘层与RDL布线层连接，第二绝缘层上设置第二连接件，第二连接件一端穿过第二绝缘层与RDL布线层连接。该芯片封装结构及芯片封装方法，改变以往的异构芯片间堆叠模式，将传统只能芯片对芯片的堆叠方式，改变成芯片对晶圆的堆叠，以极少代价，实现大规模生产和测试，显著提高生产效率，减少制造成本。减少制造成本。减少制造成本。

【技术实现步骤摘要】
芯片封装结构、芯片封装装置及芯片封装方法


[0001]本专利技术属于电子封装
，涉及一种芯片封装结构、芯片封装装置及芯片封装方法。

技术介绍

[0002]电子设备实现各种功能的核心部件是控制芯片，为了保证芯片安全可靠运行以及避免其受到损伤，芯片需要封装保护形成封装结构。中国专利申请CN110600383A，公开了一种2.5D硅基转接板封装方法及结构，其通过首先提供硅基和玻璃载板，所述硅基正面通过截止层与所述玻璃载板键合，接着在所述硅基背面刻蚀出TSG凹槽并形成钝化层和第一层再布线，在TSG凹槽底部形成金属焊垫阵列；再用高分子材料填充TSG凹槽，在第一层再布线处开口，通过n层重布线实现互连；将异构芯片通过微凸点与n层重布线互连，并用塑封料塑封所述异构芯片；拆掉玻璃载板露出所述截止层，在金属焊垫处开口，依次形成n层再布线、阻焊层和凸点，最后切成单颗封装芯片完成最终封装。
[0003]但是，该方案的缺点是显而易见的：1、需要通过硅基与玻璃载板进行键合，并在硅基背面刻蚀出TSG凹槽，该凹槽需刻蚀至截止层为止，所以会出现两种问题，凹槽特别深或硅基特别薄，凹槽特别深的情况下凹槽内部的金属焊盘阵列难以制备，硅基特别薄的情况下，玻璃载板去除后硅片容易发生裂片；2、将异构芯片3通过微凸点与n层再布线互联，并用塑封料塑封形成所述异构芯片后，整个产品厚度会增加，而且在表面无法进行进一步的加工。
[0004]与上述列举方案类似的，目前大多数的芯片封装方法均存在封装工艺复杂，封装结构可靠性低，以及封装后无法在表面进行进一步的加工的缺陷。

技术实现思路

[0005]本专利技术的目的在于克服上述现有技术中，芯片封装工艺复杂，封装结构可靠性低的缺点，提供一种芯片封装结构、芯片封装装置及芯片封装方法。
[0006]为达到上述目的，本专利技术采用以下技术方案予以实现：
[0007]本专利技术第一方面，提供一种芯片封装结构，包括芯片基底；芯片基底一侧上设置用于容置芯片的容置槽，另一侧上依次设置第一绝缘层、RDL布线层以及第二绝缘层；容置槽内设置第一连接件，第一连接件一端用于连接芯片；芯片基底上开设TSV通孔，TSV通孔一端连接第一连接件另一端，另一端穿过第一绝缘层与RDL布线层连接，第二绝缘层上设置第二连接件，第二连接件一端穿过第二绝缘层与RDL布线层连接。
[0008]可选的，所述芯片基底的厚度不小于100μm，所述容置槽的深度不小于50μm。
[0009]可选的，所述第一连接件为UBM焊盘，所述第二连接件为UBM层。
[0010]可选的，所述第一绝缘层为PI光刻胶层或无机绝缘介质层，所述第二绝缘层为PI光刻胶层。
[0011]可选的，所述TSV通孔的孔径为5～50μm，孔深为50～400μm。
[0012]本专利技术第二方面，提供一种芯片封装装置，包括晶圆；所述晶圆上设置若干上述的芯片封装结构。
[0013]本专利技术第三方面，一种芯片封装方法，包括：
[0014]在芯片上制备互联件；
[0015]提供一晶圆，所述晶圆包括若干芯片基底，并在所述芯片基底一侧上开设用于容置芯片的容置槽，定义容置槽所处的晶圆表面为晶圆正面；
[0016]在容置槽底部制备第一连接件；
[0017]将芯片置于容置槽内，并采用金属键合的方式连接第一连接件和互联件；
[0018]减薄晶圆，并在晶圆背面开设连接第二连接件的TSV通孔，以及在晶圆背面依次制备第一绝缘层、RDL布线层、第二绝缘层以及第二连接件；
[0019]其中，RDL布线层一端穿过第一绝缘层与TSV通孔连接；第二连接件一端穿过第二绝缘层与RDL布线层连接。
[0020]可选的，所述在芯片上制备互联件包括：
[0021]在芯片上电镀与芯片电连接的Cu凸点，或在芯片上电镀与芯片电连接的CuNiSnAg凸点，或在芯片上通过激光植球制备与芯片电连接的SnPb凸点。
[0022]可选的，所述采用金属键合的方式连接第一连接件和互联件包括：
[0023]采用Cu
‑
Sn键合或Au
‑
Au键合的方式连接第一连接件和第二连接件。
[0024]与现有技术相比，本专利技术具有以下有益效果：
[0025]本专利技术芯片封装结构，通过在芯片基底一侧上设置用于容置芯片的容置槽，然后在容置槽内设置用于连接芯片的第一连接件，并在芯片基底上开设TSV通孔，TSV通孔一端连接第一连接件另一端，另一端穿过第一绝缘层与RDL布线层连接，第二绝缘层上设置第二连接件，第二连接件一端穿过第二绝缘层与RDL布线层连接，最终实现芯片的封装结构，改变以往的芯片间堆叠模式，将传统只能芯片对芯片堆叠方式，改变成芯片对晶圆的堆叠，并且各部分结构的实现难度小，整体完成后的芯片封装结构体积小，并能利用该结构实现大规模的生产和测试，显著提高生产效率，减少制造成本。
[0026]本专利技术芯片封装方法，主要包括容置槽的制备，第一连接件的制备，芯片与晶圆的键合，TSV通孔的制备以及RDL布线层制备等过程，以上所有的工艺方法成熟度较高，因此，本专利技术芯片封装方法的实现难度低。其次，本专利技术芯片封装方法用于实践后，可以显著减少设计成本，将先进工艺制造周期从18个月左右，缩短到6个月左右。
附图说明
[0027]图1为本专利技术实施例的设置容置槽的芯片基底结构示意图。
[0028]图2为本专利技术实施例的设置第一连接件的芯片基底结构示意图。
[0029]图3为本专利技术实施例的设置互联件的芯片结构示意图。
[0030]图4为本专利技术实施例的容置芯片的芯片基底结构示意图。
[0031]图5为本专利技术实施例的芯片封装结构示意图。
[0032]图6为本专利技术实施例的芯片封装方法流程图。
[0033]其中：1
‑
芯片基底；2
‑
第一连接件；3
‑
芯片；4
‑
互联件；5
‑
TSV通孔；6
‑
第一绝缘层；7
‑
RDL布线层；8
‑
第二绝缘层；9
‑
第二连接件。
具体实施方式
[0034]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0035]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括芯片基底(1)；芯片基底(1)一侧上设置用于容置芯片(3)的容置槽，另一侧上依次设置第一绝缘层(6)、RDL布线层(7)以及第二绝缘层(8)；容置槽内设置第一连接件(2)，第一连接件(2)一端用于连接芯片(3)；芯片基底(1)上开设TSV通孔(5)，TSV通孔(5)一端连接第一连接件(2)另一端，另一端穿过第一绝缘层(6)与RDL布线层(7)连接，第二绝缘层(8)上设置第二连接件(9)，第二连接件(9)一端穿过第二绝缘层(8)与RDL布线层(7)连接。2.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片基底(1)的厚度不小于100μm，所述容置槽的深度不小于50μm。3.根据权利要求1所述的芯片封装结构，其特征在于，所述第一连接件(2)为UBM焊盘，所述第二连接件(9)为UBM层。4.根据权利要求1所述的芯片封装结构，其特征在于，所述第一绝缘层(6)为PI光刻胶层或无机绝缘介质层，所述第二绝缘层(8)为PI光刻胶层。5.根据权利要求1所述的芯片封装结构，其特征在于，所述TSV通孔(5)的孔径为5～50μm，孔深为50～400μm。6.一种芯片封装装置，其特征在于，包括晶圆；所述晶圆上设置若干权利要求1至5任一项所述的芯片封装结构。7.一种芯片封装方法，其特征在于，...

【专利技术属性】
技术研发人员：吴道伟，田力，刘鹏飞，潘鹏辉，匡乃亮，武忙虎，严秋成，姚华，刘建军，唐磊，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：