相变存储器制造技术

本公开的实施例涉及相变存储器。存储器单元由以下制造：(a)形成包括由相变材料制成的第一层和由导电材料制成的第二层的堆叠；(b)在堆叠上形成仅覆盖存储器单元位置的掩模；以及(c)蚀刻堆叠的、未被第一掩模覆盖的部分。仅覆盖存储器单元位置的掩模的形成包括针对存储器单元位置的每排限定在排方向上延伸的第一掩模，并且接着针对存储器单元位置的每列在列方向上图案化第一掩模。列方向上图案化第一掩模。列方向上图案化第一掩模。

【技术实现步骤摘要】
相变存储器
[0001]相关申请的交叉引用
[0002]本申请要求于2021年5月28日提交的法国专利申请号2105618的优先权，在法律允许的最大程度上通过引用将其全部内容结合于此。


[0003]本公开总体上涉及电子器件，更具体地，涉及相变存储器及其制造方法。

技术介绍

[0004]相变材料是可以在热的作用下在结晶相和非晶相之间转换的材料。由于非晶材料的电阻显著高于结晶材料的电阻，所以此现象可用于限定由通过相变材料测量的电阻区分的两个存储器状态，诸如0和1。
[0005]存储器单元优选地布置在存储器内作为包括例如与字线相关的行和例如与位线相关的列的阵列。

技术实现思路

[0006]一个实施例提供一种用于制造存储器单元的方法，其包括：a)形成包括相变材料的第一层和导电材料的第二层的堆叠；b)在所述堆叠上形成仅覆盖存储器单元位置的第一掩模；以及c)蚀刻堆叠的、未被第一掩模覆盖的部分。
[0007]根据一个实施例，步骤a)包括在第二层和第一掩模之间至少形成电绝缘材料的第三层。
[0008]根据一个实施例，步骤c)不同时蚀刻第一层和另一材料的另一层。
[0009]根据一个实施例，该方法包括形成与第一层接触的电阻元件。
[0010]根据一个实施例，步骤b)包括：在堆叠上沉积第一掩模的材料的第四层；形成在第一方向上延伸且覆盖存储器单元位置的第二掩模；蚀刻第四层的、未被第二掩模覆盖的部分；形成在第二方向上延伸且覆盖存储器单元位置的第三掩模；以及蚀刻第四层的、未被第三掩模覆盖的部分。
[0011]根据一个实施例，用于蚀刻第四层的蚀刻方法与蚀刻位于第四层下方的层的材料相比，以至少20倍的速度蚀刻第四层的材料。
[0012]根据一个实施例，第一掩模由氮化钛制成。
[0013]根据一个实施例，第一层由锗、锑和碲合金制成。
[0014]根据一个实施例，该方法包括制造存储器单元的阵列，每个单元通过根据上述方法的方法制造。
[0015]根据一个实施例，在每个存储器单元的位置上方形成第一掩模，并且其中对所有单元同时执行步骤c)。
[0016]根据一个实施例，每个第一掩模为阵列中的单元的行所共用，并且其中每个第二掩模为阵列中的单元的列所共用。
[0017]根据一个实施例，该方法包括在阵列的单元上沉积至少一个电绝缘层。
[0018]根据一个实施例，该方法包括沉积穿过绝缘层的导电通孔，以便到达第二层。
[0019]根据一个实施例，该方法包括形成在阵列的行或列中的单元的第二层上方延伸的导电带。
附图说明
[0020]前述特征和优点以及其他特征和优点将在以下具体实施例的描述中参考附图以说明而非限制的方式给出，在附图中：
[0021]图1至图8示出了用于制造相变存储器的方法的一个实施例的步骤，优选地是连续的步骤；
[0022]图9示出了图8的步骤的一个备选步骤；以及
[0023]图10示出了图8和9的步骤的一个备选步骤。
具体实施方式
[0024]在各个附图中，相同的特征由相同的附图标记表示。特别地，在各个实施例中共同的结构和/或功能特征可以具有相同的附图标记并且可以设置相同的结构、尺寸和材料特性。
[0025]为了清楚起见，仅对可用于理解本文所述实施例的操作和元件进行了详细说明和描述。
[0026]除非另有说明，当提及连接在一起的两个元件时，这表示除了导体之外没有任何中间元件的直接连接，并且当提及连接在一起的两个元件时，这表示这两个元件可以被连接或者它们可以经由一个或多个其它元件被耦合。
[0027]在以下公开中，除非另有说明，当提及绝对位置限定词时，例如术语“前”，“后”，“顶”，“底”，“左”，“右”等，或提及相对位置限定词时，例如术语“上”，“下”，“较高”，“较低”等，或提及取向限定词时，例如“水平”，“垂直”等，是指图中所示的取向。
[0028]除非另有说明，表述“约”，“大约”，“基本上”和“以”表示在10％以内，优选在5％以内。
[0029]图1至图8图示了用于制造相变存储器的方法的一个实施例的步骤，优选地是连续步骤。
[0030]图1图示了用于制造相变存储器单元的方法的实施例的一个步骤。
[0031]该制造步骤包括形成导电通孔10。该步骤包括制造放置在导电通孔10上的电阻元件12。电阻元件12优选为L形，其水平部分位于通孔10上，并且竖直部分基本上垂直于水平部分延伸。通孔10和电阻元件12被电绝缘层14包围。电阻元件12的竖直部分的上表面与层14的上表面齐平。层14包括例如不同电绝缘材料的多个电绝缘层的堆叠。
[0032]层14和电阻元件的竖直部分的上表面被堆叠覆盖，该堆叠包括：由相变材料制成的层16；由导电材料制成的层18；以及硬掩模20。
[0033]层16是覆盖电阻元件12的竖直部分的上表面的平面层，并且优选地完全覆盖层14。因此，层16与层14接触。层16优选由锗－锑－碲(GST)合金制成。例如，层18是氮化钛。
[0034]掩模20是优选延伸穿过所有层18的层。掩模20由金属或金属合金例如氮化钛制
成。
[0035]掩模20和层18被堆叠中的一个或多个层(例如绝缘层)分离，诸如形成蚀刻掩模。在图1所示的示例中，掩模20和层18通过如下项分离：由诸如氮化硅的电绝缘材料制成的层22；例如，由诸如无定形碳的电绝缘材料制成的层24；以及由用于光刻的抗反射材料制成的层26，例如包括氧化硅的电绝缘材料。
[0036]图2图示了用于制造相变存储器单元的方法的一个实施例中的另一步骤。
[0037]在该步骤期间，在掩模20上形成带28。例如，带28对应于光刻掩模。
[0038]带28覆盖存储器单元位置。例如，带28在存储器单元阵列的行的方向上的第一方向上延伸。例如，带28覆盖多个单元的位置，诸如阵列的行(line)(即，排(row))中的所有单元。在与行方向正交的方向上，例如对应于阵列的列方向，带28覆盖仅一个存储器单元的位置。
[0039]图3图示了用于制造相变存储器单元的方法的一个实施例中的另一步骤。
[0040]在该步骤中，蚀刻掩模20的、未被带28覆盖的部分。蚀刻优选为对相对于掩模20下方的层材料(例如层26的材料)的掩模20的材料的选择性蚀刻。优选地，蚀刻方法与蚀刻层26的材料相比，以20倍的速度蚀刻层材料20。优选地，在该步骤中仅蚀刻掩模20。优选地，在该步骤期间不蚀刻层18、22、24和26。在该步骤期间不蚀刻层16。
[0041]然后移除带28。
[0042]图4图示了用于制造相变存储器单元的方法的一个实施例中的另一步骤。
[0043]在该步骤中，在掩模20上形成带30。例如，带30对应于光刻掩模。
[0044]带30覆盖存储器单元的位置。带30在与第一方向基本正交的第二方向上延伸，例如在存储器单元阵本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于制造存储器单元的方法，包括：(a)形成包括由相变材料制成的第一层和由导电材料制成的第二层的堆叠；(b)在所述堆叠上形成第一掩模，所述第一掩模仅覆盖所述存储器单元的位置；以及(c)蚀刻所述堆叠的、未被所述第一掩模覆盖的部分。2.根据权利要求1所述的方法，其中步骤a)包括：至少形成在所述第二层和所述第一掩模之间的由电绝缘材料制成的第三层。3.根据权利要求1所述的方法，其中步骤c)中的蚀刻不同时蚀刻所述第一层的所述相变材料和所述堆叠中的另一层的材料。4.根据权利要求1所述的方法，还包括：形成与所述第一层接触的电阻元件。5.根据权利要求1所述的方法，其中步骤b)包括：在所述堆叠上沉积由与所述第一掩模相同的材料制成的第四层；形成第二掩模，所述第二掩模在第一方向上延伸，并且覆盖所述存储器单元的位置；蚀刻所述第四层的、未被所述第二掩模覆盖的部分；形成第三掩模，所述第三掩模在第二方向上延伸，并且覆盖所述存储器单元的位置；以及蚀刻所述第四层的、未被所述第三掩模覆盖的部分。6.根据权利要求5所述的方法，其中蚀刻所述第四层的部分包括：与蚀刻位于所述第四层下方的层的材料相比，以至少二十倍的速度蚀刻所述第四层的材料。7.根据权利要求1所述的方法，其中所述第一掩模由氮化钛制成。8.根据权利要求1所述的方法，其中所述第一层由锗、锑和碲合金制成。9.根据权利要求1所述的方法，其中所述存储器单元是存储器单元的阵列中的一个存储器单元。10.根据权利要求9所述的方法，其中第一掩模在所述阵列中的每个存储器单元的位置上方被形成，并且其中步骤c)针对所有存储器单元同时被执行。11.根据权利要求9所述的方法，还包括：在所述阵列的所述存储器单元上沉积至少一个电绝缘层。12.根据权利要求9所述的方法，还包括：穿过所述电绝缘层沉积导电通孔，以到达所述第二层。13.根据权利要求9所述的方...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：意法半导体克洛尔二公司，
类型：发明
国别省市：