描述了图形处理中经压缩的z平面的生成和存储。处理器的示例包括：栅格化器，该栅格化器用于生成包括像素数据的块的像素数据的片段；深度流水线，该深度流水线用于接收该片段，该深度流水线包括第一深度测试硬件和第二深度测试硬件，该第一深度测试硬件用于执行粗深度测试，该粗深度测试包括确定每个块的最小深度和最大深度；以及深度缓冲器，其中，处理器用于确定该片段是否满足该片段完全覆盖像素数据的片并通过第一深度测试并且该片段的最小深度和最大深度中的每一个具有相同的符号和指数的要求，并且用于在确定该片段满足要求后，利用第一深度测试生成经压缩的深度平面并且利用该经压缩的深度平面更新深度缓冲器。利用该经压缩的深度平面更新深度缓冲器。利用该经压缩的深度平面更新深度缓冲器。
【技术实现步骤摘要】
图形处理中经压缩的Z平面的存储与应用
[0001]本公开总体上涉及数据处理，并且更具体地涉及图形处理中经压缩的Z平面的生成和存储。
技术介绍
[0002]在3D图形处理中，每个像素或其他元素均具有表示距观看者的虚拟距离的相关联的深度(Z值)，深度值被用来标识更远离于其他遮挡对象的对象，从而允许移除(剔除)未看到的对象。
[0003]在用于图形处理的现代Z流水线中，图形处理单元(GPU)通常包括在逐像素深度(IZ)测试之前的粗深度(HiZ/分层深度)测试。由粗深度硬件执行的Z测试(深度测试)基于单独的分层深度缓冲器，该分层深度缓冲器存储覆盖逐像素深度缓冲器的矩形部分的最小/最大范围。
[0004]在操作中，对于每个传入的片段，在片段通过粗深度测试后，以逐像素硬件可以计算和传送新的深度值到高速缓存(诸如，到L2或L3高速缓存)所按照的速率执行下面的Z填充操作。
[0005]因此，传统系统被约束为以较慢的速率运行大型基元的Z填充操作，这因此受到图形处理器的逐像素块中已投入的硬件和带宽的限制。因此，Z流水线的性能可能会降低。
附图说明
[0006]因此，为了可详细地理解上文陈述的当前实施例的特征的方式，可参照实施例进行对上文简要概述的实施例的更特定的描述，在所附附图中图示实施例中的一些。然而，应注意的是，所附附图仅图示典型实施例，并且因此不应视为限制实施例的范围。
[0007]图1是根据实施例的处理系统的框图；
[0008]图2A
‑
图2D图示由本文中描述的实施例提供的计算系统和图形处理器；
[0009]图3A
‑
图3C图示由本文中描述的实施例提供的附加的图形处理器和计算加速器架构的框图；
[0010]图4是根据一些实施例的图形处理器的图形处理引擎的框图；
[0011]图5A
‑
图5B图示根据本文中描述的实施例的线程执行逻辑，该线程执行逻辑包括在图形处理器核中采用的处理元件的阵列；
[0012]图6图示根据实施例的附加的执行单元；
[0013]图7是图示根据一些实施例的图形处理器指令格式700的框图；
[0014]图8是图形处理器的另一实施例的框图；
[0015]图9A是图示根据一些实施例的图形处理器命令格式900的框图；
[0016]图9B是图示出根据实施例的图形处理器命令序列910的框图；
[0017]图10图示根据一些实施例的数据处理系统的示例性图形软件架构；
[0018]图11A是示出根据实施例的可用于制造集成电路以执行操作的IP核开发系统的框
图；
[0019]图11B图示根据本文中描述的一些实施例的集成电路封装组件的截面侧视图；
[0020]图11C图示封装组件，该封装组件包括连接到衬底的多个单元的硬件逻辑小芯片；
[0021]图11D图示根据实施例的包括可互换小芯片1195的封装组件；
[0022]图12是图示根据实施例的可以使用一个或多个IP核来制造的示例性芯片上系统集成电路的框图；
[0023]图13A
‑
图13B是图示根据本文中所描述的实施例的用于在SoC内使用的示例性图形处理器的框图；
[0024]图14是图形处理器中现有的Z流水线的框图；
[0025]图15是根据一些实施例的图形处理器中的Z流水线的框图；
[0026]图16是图示根据一些实施例的用于所接收的片段的深度处理的过程的流程图；
[0027]图17是图示根据一些实施例的深度平面的处理的流程图；
[0028]图18是根据一些实施例的经压缩的Z平面的示图；
[0029]图19是图示根据一些实施例的用于对经压缩的Z平面进行解压缩和处置的过程的流程图；
[0030]图20A是根据一些实施例的用于处理的像素块的示图；以及
[0031]图20B是根据一些实施例的用于处理的像素片的示图。
具体实施方式
[0032]实施例涉及图形处理中经压缩的Z平面的生成和存储。
[0033]用于图形处理器的传统Z(深度测试)流水线可包括粗深度(HiZ/分层深度)测试硬件和中间逐像素深度(IZ)测试硬件。在HiZ深度测试中接收到的每个传入的片段，无论该片段是否完全通过粗深度测试，其随后都要受制于以逐像素硬件能够计算并将新的深度值传送到深度缓冲器的所按照的速率来执行下面的Z填充操作，该片段随后可被存储在高速缓存存储器中(诸如，存储到L2或L3高速缓存)。因此，与HiZ操作的较快操作速率相比，传统系统被约束为对于Z填充操作以较慢的IZ速率运行。
[0034]在一些实现方式中，设备、系统或过程通过应用HiZ硬件计算完全覆盖的片的经压缩的深度平面并将其存储在深度缓冲器中来缓解图形Z流水线中深度处理的限制，该经压缩的深度平面随后可直接从深度缓冲器中以经压缩的格式写出到高速缓存。这允许出于Z填充处理的目的，以HiZ速率操作图形系统。在一些实施例中，当需要时，即使当用于生成经压缩的深度平面的初始值是使用浮点数学计算的时，经压缩的深度平面随后也可使用能以低成本提供的简单无符号数学从高速缓存中无损地解压缩。
[0035]在一些实施例中，该设备、系统或过程进一步结合常见的经压缩的数据头部，使得其可以与其他算法一起使用，从而为所有或多种数据类型提供完整的压缩/解压系统。解压缩器用于仅基于头部来选择正确的算法，从而最小化表面状态依赖关系。系统概览
[0036]图1是根据实施例的处理系统100的框图。系统100可在一些各项中被使用：单处理器台式机系统、多处理器工作站系统、或具有大量处理器102或处理器核107的服务器系统。在一个实施例中，系统100是被并入在芯片上系统(SoC)集成电路内的处理平台，该芯片上
系统(SoC)集成电路用于在移动设备、手持式设备或嵌入式设备中使用，诸如，用于在具有至局域网或广域网的有线或无线连接性的物联网(IoT)设备内使用。
[0037]在一个实施例中，系统100可包括以下各项，可与以下各项耦合，或可集成在以下各项内：基于服务器的游戏平台；游戏控制台，包括游戏和媒体控制台；移动游戏控制台、手持式游戏控制台、或在线游戏控制台。在一些实施例中，系统100是移动电话、智能电话、平板计算设备或移动互联网连接的设备(诸如，具有低内部存储容量的膝上型计算机)的部分。处理系统100也可包括以下各项，与以下各项耦合，或被集成在以下各项内：可穿戴设备，诸如，智能手表可穿戴设备；智能眼镜或服装，其利用增强现实(AR)或虚拟现实(VR)特征来增强，以提供视觉、音频或触觉输出来补充现实世界视觉、音频或触觉体验或以其他方式提供文本、音频、图形、视频、全息图像或视频、或触觉反馈；其他增强现实(AR)设备；或其他虚拟现实(VR)设备。在一些实施例中，处理系统100包括电视机或机顶盒设备，或是电视机或机顶盒设备的部分。在一个实施例中，系统100可包括自本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种处理器，包括：栅格化器，所述栅格化器用于生成包括像素数据的多个块的像素数据的片段，每个块包括多个像素；深度流水线，所述深度流水线用于接收所述片段，所述深度流水线至少包括第一深度测试硬件和第二深度测试硬件，所述第一深度测试硬件用于执行粗深度测试，所述粗深度测试包括确定每个块的最小深度和最大深度；以及深度缓冲器，所述深度缓冲器用于存储深度数据；其中，所述处理器用于确定所述片段是否满足所述片段完全覆盖像素数据的片并通过所述第一深度测试并且所述片段的所述最小深度和所述最大深度中的每一个具有相同的符号和指数的要求，并且用于在确定所述片段满足所述要求后，利用所述第一深度测试生成经压缩的深度平面并且利用所述经压缩的深度平面更新所述深度缓冲器。2.如权利要求1所述的处理器，其特征在于，所述处理器进一步用于将所述经压缩的深度平面从所述深度缓冲器写入高速缓存。3.如权利要求2所述的处理器，其特征在于，所述处理器进一步包括解压缩器，所述解压缩器用于对来自所述高速缓存的所述经压缩的深度平面进行解压缩，其中，对所述经压缩的深度平面的解压缩包括使用无符号数学运算生成深度值。4.如权利要求1所述的处理器，其特征在于，所述第二深度硬件用于执行逐像素深度计算。5.如权利要求4所述的处理器，其特征在于，在确定所述片段不满足所述要求后，所述处理器用于将所述片段提供给所述第二深度测试硬件以进行逐像素插值，并且用于将逐像素值传输到所述深度缓冲器。6.如权利要求1所述的处理器，其特征在于，所述经压缩的深度平面以用于所述粗深度测试的速率写入所述深度缓冲器。7.如权利要求1所述的处理器，其特征在于，所述经压缩的深度平面包括：所述片的所述多个块中的每个块的基线值；所述片的X偏移值和Y偏移值；以及深度符号和深度指数。8.如权利要求7所述的处理器，其特征在于，块的所述X偏移值和所述Y偏移值至少部分地基于所述块的深度值在X方向上的斜率和所述块在Y方向上的斜率。9.如权利要求7所述的处理器，其特征在于，块的所述基线值是所述块的最小深度。10.如权利要求1所述的处理器，其特征在于，每个块是4乘4的像素块，并且其中所述片是8乘8的像素片。11.一种系统，包括：一个或多个处理器，所述一个或多个处理器包括图形处理器；存储器，所述存储器用于数据的存储；以及高速缓存存储器；其中所述图形处理器包括：栅格化器，所述栅格化器用于生成包括像素数据的多个块的像素数据的片段，每个块包括多个像素；
深度流水线，所述深度流水线用于接收所述片段，所述深度流水线至少包括第一深度测试硬件和第二深度测试硬件，所述第一深度测试硬件用于执行粗深...
【专利技术属性】
技术研发人员：S，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。