具有阶梯模制层的模制半导体芯片封装制造技术

本发明专利技术公开了各种模制半导体芯片封装。在一个方面，半导体芯片封装(200)包括布线衬底(225)和安装在该布线衬底上并电连接到该布线衬底的半导体芯片(215，220)。该半导体芯片具有多个侧表面。模制层(230)至少部分地包封该半导体芯片。该模制层具有支承面(243)和竖立面(244)，该竖立面邻接该侧表面中的至少一些侧表面。侧表面。侧表面。

【技术实现步骤摘要】
【国外来华专利技术】具有阶梯模制层的模制半导体芯片封装
[0001]常规的扇出型半导体芯片封装由安装在再分布层(RDL)结构上的半导体芯片组成，RDL结构由散布在诸如聚酰亚胺的聚合物中的一层或多层金属化层构成。芯片通过焊料凸块电连接到RDL结构的导体结构。芯片本身被封入通常被平坦化以形成平坦上表面的模制材料中。焊料球附接到RDL结构的下侧以使扇出型封装能够连接到一些其他电路板，诸如系统板。通常用于半导体芯片的硅表现出一定的热膨胀系数
″
CTE
″
。典型的模制化合物和聚酰亚胺具有有时显著不同于硅的CTE的CTE。为了帮助缓解CTE失配的问题，通常在半导体芯片与下方RDL结构之间插入底层填料材料。
[0002]将芯片安装在RDL结构上并将其封入模制材料中的工艺通常被称为
″
晶圆重构
″
，因为许多此类芯片安装在电分离但物理连接的RDL结构上。在常规工艺中，芯片、模制层和下方RDL结构的组合从相邻的此类组合中切单，以形成模制的半导体芯片封装。常规的切单(singulation)工艺需要沿着每个封装的四个切片迹道(dicing street)切出穿过模制层和RDL结构的单个切口。该单次切割工艺得到具有基本上连续侧壁的模制层。
附图说明
[0003]通过阅读以下详细说明并参考附图，本专利技术的前述优点和其他优点将变得显而易见，其中：
[0004]图1是示例性常规模制半导体芯片封装的部分分解绘画视图；
[0005]图2是图1所示的常规模制封装的角部的一小部分的绘画视图；r/>[0006]图3是图1沿截面3
‑
3截取的剖视图；
[0007]图4是常规重构晶圆和常规切单工艺的一小部分的剖视图；
[0008]图5是包括阶梯模制层的模制芯片封装的示例性新布置的部分分解绘画视图；
[0009]图6是图5沿截面6
‑
6截取的剖视图；
[0010]图7是以更大放大倍数示出的图6的一小部分；
[0011]图8是其上安装有多个半导体芯片的重构晶圆的一小部分的剖视图；
[0012]图9是类似于图8的剖视图，但示出了模制层的示例性模制；
[0013]图10是类似于图9的剖视图，但示出了使模制层平坦化的示例性研磨工艺；
[0014]图11是类似于图10的剖视图，但示出了模制层中的示例性宽切口形成；
[0015]图12是示出图11中所示的切口切割和要执行的附加切片操作的结果的绘画视图；
[0016]图13是类似于图11的剖视图，但示出了在模制层中形成第二较窄切口；
[0017]图14是类似于图11的剖视图，但示出了在重构晶圆中但在互连附接之前的宽切口形成；
[0018]图15是类似于图14的剖视图，但示出了模制层上的示例性研磨工艺以及互连连接；
[0019]图16是类似于图15的剖视图，但示出了示例性窄切口形成；
[0020]图17是示出使用单个切割刀片的示例性双切口形成的剖视图；
[0021]图18是示出重构晶圆的一小部分和模制盖的初始定位以有利于阶梯模制的剖视
图；
[0022]图19是类似于图18的剖视图，但示出了模制盖的定位和阶梯模制层的模制；
[0023]图20是类似于图19的剖视图，但示出了模制层的模制后状态；
[0024]图21是类似于图20的剖视图，但示出了重构晶圆的示例性切单；
[0025]图22是类似于图21的剖视图，但示出了从重构晶圆的相对侧进行的切单切片；
[0026]图23是示出另选示例性模制半导体芯片封装的剖视图；
[0027]图24是示出模制半导体芯片封装的另一个另选示例性布置的剖视图；
[0028]图25是模制半导体芯片封装的另一个另选示例性布置的剖视图；并且
[0029]图26是示出各种另选示例性切口形成和切单技术的剖视图。
具体实施方式
[0030]
技术介绍
中描述的常规模制封装工艺得到平坦的连续模制层侧壁，该侧壁环绕所安装芯片的周边，包括其角部。模制封装在测试和实际操作期间经历各种热循环步骤。这些热循环步骤产生应力，尤其是在芯片的角部处。这些应力可在芯片中导致各种缺陷，诸如从角部产生并伸入芯片内部的多个裂纹。如果未进行控制，这些裂纹可导致芯片的器件故障。模制层在半导体芯片上特别是在角部或其角部上施加此类应力的部分原因是用于将模制封装从形式上是其一部分的重构晶圆中切单出来的切单工艺的人为因素。切单工艺得到模制层的相对较厚侧壁。厚侧壁具有足够的材料，当经受热循环时在芯片的角部上施加显著的应力。厚模制层侧壁与热应力组合还增大了靠近芯片角部的模制材料破裂的风险。
[0031]本专利技术所公开的布置提供了具有阶梯模制层的模制半导体芯片封装，该阶梯模制层减少了靠近芯片的至少部分地被模制层包封的侧表面和角部的模制材料的量。以此方式，减小了热循环期间芯片和模制层角部上的机械应力。本专利技术公开了制作阶梯模制层的各种技术。现在将描述另外的细节。
[0032]根据本专利技术的一个方面，半导体芯片封装包括布线衬底和安装在布线衬底上并电连接到布线衬底的半导体芯片。该半导体芯片具有多个侧表面。模制层至少部分地包封半导体芯片。模制层具有支承面(tread)和竖立面(riser)，竖立面邻接侧表面中的至少一些侧表面。
[0033]半导体芯片封装，其中竖立面比支承面窄。
[0034]半导体芯片封装，其中布线衬底包括再分布层(RDL)结构。
[0035]半导体芯片封装，其中布线衬底包括中介层。
[0036]半导体芯片封装包括安装在布线衬底上的另一个半导体芯片，并且布线衬底包括容纳将半导体芯片连接到另一个半导体芯片的互连芯片的另一个模制层。
[0037]半导体芯片封装，其中半导体芯片包括四个侧表面并且竖立面邻接所有四个侧表面。
[0038]半导体芯片封装包括安装在布线衬底上并且至少部分地被模制层包封的另一个半导体芯片。
[0039]半导体芯片封装，其中布线衬底包括多个互连结构以将半导体芯片封装电连接到另一个电子器件。
[0040]根据本专利技术的另一方面，重构晶圆包括多个半导体芯片封装。半导体芯片封装中
的每一者包括：布线衬底；半导体芯片，该半导体芯片具有多个侧表面并且安装在布线衬底上并电连接到布线衬底；以及至少部分地包封半导体芯片的模制层，该模制层具有支承面和竖立面，竖立面邻接侧表面中的至少一些侧表面。
[0041]重构晶圆，其中竖立面比支承面窄。
[0042]重构晶圆，其中布线衬底包括再分布层(RDL)结构。
[0043]重构晶圆，其中布线衬底包括中介层。
[0044]重构晶圆，其中半导体芯片封装中的每一者包括安装在布线衬底上的另一个半导体芯片，布线衬底包括容纳将半导体芯片连接到另一个半导体芯片的互连芯片的另一个模制层。
[0045]重构晶圆，其中半导体芯片中的每一者包括四本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体芯片封装，包括：布线衬底；安装在所述布线衬底上并电连接到所述布线衬底的半导体芯片，所述半导体芯片具有多个侧表面；以及至少部分地包封所述半导体芯片的模制层，所述模制层具有支承面和竖立面，所述竖立面邻接所述侧表面中的至少一些侧表面。2.根据权利要求1所述的半导体芯片封装，其中所述竖立面比所述支承面窄。3.根据权利要求1所述的半导体芯片封装，其中所述布线衬底包括再分布层(RDL)结构。4.根据权利要求1所述的半导体芯片封装，其中所述布线衬底包括中介层。5.根据权利要求1所述的半导体芯片封装，包括安装在所述布线衬底上的另一个半导体芯片，所述布线衬底包括容纳将所述半导体芯片连接到所述另一个半导体芯片的互连芯片的另一个模制层。6.根据权利要求1所述的半导体芯片封装，其中所述半导体芯片包括四个侧表面并且所述竖立面邻接所有四个所述侧表面。7.根据权利要求1所述的半导体芯片封装，包括安装在所述布线衬底上并且至少部分地被所述模制层包封的另一个半导体芯片。8.根据权利要求1所述的半导体芯片封装，其中所述布线衬底包括多个互连结构以将所述半导体芯片封装电连接到另一个电子器件。9.一种重构晶圆，包括：多个半导体芯片封装，所述半导体芯片封装中的每一者包括：布线衬底；半导体芯片，所述半导体芯片具有多个侧表面并且安装在所述布线衬底上并电连接到所述布线衬底；以及至少部分地包封所述半导体芯片的模制层，所述模制层具有支承面和竖立面，所述竖立面邻接所述侧表面中的至少一些侧表面。10.根据权利要求8所述的重构晶圆，其中所述竖立面比所述支承面窄。11.根据权利要求9所述的重构晶圆，其中所述布线衬底包括再分布层(RDL)结构。12.根据权利要求9所述的重构晶圆，其中所述布线衬底包括中介层。13.根据权利要求1所述的重构晶圆，其中所述半导体芯片封装中的每一者包括安装在所述布线衬底上的另一个半导体芯片，所述布线衬底包括容纳将所述半导体芯片连接到所述另一个半导体芯片的互连芯片的另一个模制层。14.根据权利要求9所述的重构晶圆，其中所述半导体芯片中的每一者包括四个侧表面并且所述竖立...

【专利技术属性】
技术研发人员：普里亚尔，
申请(专利权)人：超威半导体公司，
类型：发明
国别省市：