三维系统单芯片的制造方法及三维系统单芯片技术方案

一种三维系统单芯片的制造方法，包括提供存储器晶圆结构，具有第一重布线层；设置第一导电结构以及具有第二导电结构的核心晶粒结构及输入/输出晶粒结构于第一重布线层，输入/输出晶粒结构设置于核心晶粒结构的周边；形成介电层包覆核心晶粒结构、输入/输出晶粒结构以及第一导电结构；移除部分介电层且薄化核心晶粒结构及多个输入/输出晶粒结构，以显露第一、第二导电结构；形成第三重布线层于介电层上，且与第一、第二导电结构电性连接；形成多个焊球于该第三重布线层；进行切单。一种三维系统单芯片亦被提供。统单芯片亦被提供。统单芯片亦被提供。

【技术实现步骤摘要】
三维系统单芯片的制造方法及三维系统单芯片


[0001]本专利技术涉及一种半导体结构的制造方法，尤其涉及一种三维(3D)系统单芯片 (system
‑
on
‑
chip；SoC)的制造方法及三维系统单芯片。

技术介绍

[0002]随着电子产业的蓬勃发展，电子产品逐渐进入多功能、高性能的研发方向，其中半导体 科技已广泛地应用于制造存储器、中央处理单元等芯片组。为了达成高集成度(Integration)与 高速度等目的，半导体集成电路的尺寸持续地缩减，目前已发展出多种不同的材料与技术以 达成上述的集成度与速度要求。
[0003]一般来说，在集成电路(integrated circuit；IC)芯片中可设计并嵌入多个装置/元件(例如， 晶体管、二极管等)，接着将该芯片置于封装件(例如，塑胶壳)中或用作裸芯片以置于电子装 置的印刷电路板(printed circuit board；PCB)上。除晶体管级的传统技术节点微缩以外，正越 来越多地利用三维(three
‑
dimensional；3D)I本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维系统单芯片的制造方法，其特征在于，包括：提供存储器晶圆结构，包括晶圆、第一主动层及第一重布线层，所述第一主动层形成于所述晶圆，所述第一重布线层形成于所述第一主动层；设置多个第一导电结构、至少一核心晶粒结构、及多个输入/输出晶粒结构于所述第一重布线层，其中所述输入/输出晶粒结构设置于所述至少一核心晶粒结构的周边，其中，每一所述至少一核心晶粒结构及每一所述输入/输出晶粒结构包括半导体基板、停止层结构、第二主动层、多个第二导电结构及第二重布线层，所述半导体基板具有相对的主动面及背面，所述停止层结构形成于所述半导体基板内，将所述半导体基板分为基板第一部分及基板第二部分，其中所述基板第一部分位于所述停止层结构及所述主动面之间，所述基板第二部分位于所述停止层结构及所述背面之间，所述第二主动层形成于所述主动面，所述第二导电结构形成于所述基板第一部分以连接所述第二主动层及所述停止层结构，所述第二重布线层形成于所述第二主动层，每一所述至少一核心晶粒结构的第二重布线层及每一所述输入/输出晶粒结构的第二重布线层接合于所述第一重布线层；进行背面研磨制程，自所述半导体基板的背面进行研磨，以移除所述基板第二部分的一部分；进行介电填充制程，以形成介电层包覆所述至少一核心晶粒结构、所述输入/输出晶粒结构、以及所述第一导电结构；进行薄化制程，移除部分的所述介电层、剩余的所述基板第二部分及部分的所述停止层结构，以显露所述第一导电结构及所述第二导电结构；形成第三重布线层于所述介电层上，且所述第三重布线层与显露的所述第一导电结构及所述第二导电结构电性连接；形成多个焊球于所述第三重布线层；以及进行切单。2.如权利要求1所述的三维系统单芯片的制造方法，其特征在于，所述停止层结构包括相互堆叠的第一停止层及第二停止层，所述第一停止层的材料不同于所述第二停止层的材料，所述第二停止层介于所述第一停止层及所述第二主动层之间，在进行所述薄化制程中，移除部分的所述停止层结构的步骤包括先移除所述第一停止层，再移除部分所述第二停止层。3.如权利要求2所述的三维系统单芯片的制造方法，其特征在于，所述第一停止层为氮化硅层，所述第二停止层为二氧化硅层。4.如权利要求3所述的三维系统单芯片的制造方法，其特征在于，所述氮化硅层及所述二氧化硅层的形成步骤包括先于所述半导体基板的第一深度进行氮离子注入制程，再于所述半导体基板的第二深度进行氧离子注入制程，且所述第二深度小于所述第一深度，接着进行高温处理制程，使所述氮离子注入的区域形成所述氮化硅层，所述氧离子注入的区域形成所述二氧化硅层。5.如权利要求3所述的三维系统单芯片的制造方法，其特征在于，所述氮化硅层及所述二氧化硅层的移除方法选自化学机械抛光及等离子干式蚀刻其中的一种，其中氮化硅及二氧化硅的选择比介于10至20之间，二氧化硅及硅的选择比约为5。6.如权利要求1所述的三维系统单芯片的制造方法，其特征在于，所述薄化制程包括：
第一去除步骤，移除部分的所述介电层及剩余的所述基板第二部分；以及第二去除步骤，移除部分的所述停止层结构，以显露所述第二导电结构。7.如权利要求6所述的三维系统单芯片的制造方法，其特征在于，所述第一去除步骤选自化学机械抛光、湿式蚀刻及等离子干式蚀刻其中的一种，所述第二去除步骤选自化学机械抛光及等离子干式蚀刻其中的一种。8.如权利要求1所述的三维系统单芯片的制造方法，其特征在于，所述第二重布线层以混合键合技术接合于所述第一重布线层。9.一种三维系统单芯片的制造方法，其特征在于，包括：提供多个存储器晶粒，每一所述存储器晶粒包括晶粒基板、第一主动层及第一重布线层，所述第一主动层形成于所述晶粒基板，所述第一重布线层形成于所述第一主动层；提供SoC晶圆结构，分隔成独立的至少一核心晶粒区、及多个输入/输出晶粒区，所述输入/输出晶粒区设置于所述至少一核心晶粒区的周边，所述SoC晶圆结构包括半导体晶圆、停止层结构、第二主动层、多个导电结构及第二重布线层，所述半导体晶圆具有相对的主动面及背面，所述停止层结构形成于所述半导体晶圆内，将所述半导体晶圆分为晶圆第一部分及晶圆第二部分，其中所述晶圆第一部分位于所述停止层结构及所述主动面之间，所述晶圆第二部分位于所述停止层结构及所述背面之间，所述第二主动层形成于所述主动面，所述导电结构形成于所述晶圆第一部分以连接所述第二主动层及所述停止层结构，所述第二重布线层形成于所述第二主动层；将每一所述存储器晶粒的第一重布线层接合至所述SoC晶圆结构的至少一核心晶粒区的第二重布线层；进行介电填充制程，以形成介电层包覆所述存储器晶粒；进行背面研磨制程，自所述半导体晶圆的背面进行研磨，以移除所述晶圆第二部分的一部分；进行薄化制程，移除剩余的所述晶圆第二部分及部分的所述停止层结构，以显露所述导电结构；形成第三重布线层于残留的部分所述停止层结构，且所述第三重布线层与显露的所述导电结构电性连接；形成多个焊球于所述第三重布线层；以及进行切单。10.如权利要求9所述的三维系统单芯片的制造方法，其特征在于，所述停止层结构包括相互堆叠的第一停止层及第二停止层，所述第一停止层的材料不同于所述第二停止层的材料，所述第二停止层介于所述第一停止层及所述第二主动层之间，在进行所述薄化制程中，移除部分的所述停止层结构的步骤包括先移除所述第一停止层，再移除部分所述第二停止层。11.如权利要求10所述的三维系统单芯片的制造方法，其特征在于，所述第一停止层为氮化硅层，所述第二停止层为二氧化硅层。12.如权利要求11所述的三维系统单芯片的制造方法，其特征在于，所述氮化硅层及所述二氧化硅层的形成步骤包括先于所述半导体晶圆的第一深度进行氮离子注入制程，再于所述半导体晶圆的第二深度进行氧离子注入制程，且所述第二深度小于所述第一深度，接
着进行高温处理制程，使所述氮离子注入的区域形成所述氮化硅层，所述氧离子注入的区域形成所述二氧化硅层。13.如权利要求11所述的三维系统单芯片的制造方法，其特征在于，所述氮化硅层及所述二氧化硅层的移除方法选自化学机械抛光及等离子干式蚀刻其中的一种，其中氮化硅及二氧化硅的选择比介于10至20之间，二氧化硅及硅的选择比约为5。14.如权利要求9所述的三维系统单芯片的制造方法，其特征在于，所述薄化制程包括：第一去除步骤，移除剩余的所述晶圆第二部分；以及第二去除步骤，移除部分的所述停止层结构，以显露所述导电结构。15.如权利要求14所述的三维系统单芯片的制造方法，其特征在于，所述第一去除步骤选自化学机械抛光、湿式蚀刻及等离子干式蚀刻其中的一种，所述第二去除步骤选自化学机械抛光及等离子干...

【专利技术属性】
技术研发人员：邱志威，
申请(专利权)人：邱志威，
类型：发明
国别省市：