PCB走线设计方法、PCB走线设计加工方法及PCB技术

本申请适用于服务器技术领域，具体公开了一种PCB走线设计方法、PCB走线设计加工方法、PCB、PCB走线设计装置、PCB走线设计设备及计算机可读存储介质，通过在初始PCB文件中存在设于PCB表层的串扰值超出串扰阈值的目标信号线时，将该目标信号线的设计信息更改为在PCB表层翻转设计，得到优化后的PCB文件。翻转后的表层走线可以使表面绿油覆盖得更平整，增加了表层介电常数，进而提高了表层走线间的容性耦合，在PCB表层走线的远端利用容性耦合抵消了相反方向的感性耦合，减小了对PCB表层走线串扰中最大的远端串扰，从而无需增加板卡叠层，优化了板卡走线空间，增加了系统设计合理性。增加了系统设计合理性。增加了系统设计合理性。

【技术实现步骤摘要】
PCB走线设计方法、PCB走线设计加工方法及PCB


[0001]本申请涉及服务器
，特别是涉及一种PCB走线设计方法、PCB走线设计加工方法、PCB、PCB走线设计装置、PCB走线设计设备及计算机可读存储介质。

技术介绍

[0002]在服务器设计，尤其是在高速信号互连拓扑中，随着信号速率的增加、板卡密度的增大，印制电路板(Printed Circuit Board，简称PCB)的叠层板厚越来越大。在高速系统链路中，布线空间有限，由此导致了PCB走线间严重的串扰问题，影响信号质量。
[0003]在现有的解决方案中，在高速互联架构中，在对高速信号进行布线时，由于表层信号串扰大于内层信号串扰，因此通常将高速信号走线布设在PCB内层，尽量避免表层走线。而在布设高速信号走线时，也要进行仿真确定高速信号线之间允许的最小线间距，并严格执行。
[0004]随着高速信号线的不断增多，越来越多的高速信号线被布设于PCB内层，导致PCB叠层层面不断增多，而PCB表面的布线空间被浪费，造成了资源浪费。同时随着信号速率的增加，最小允许线间距也不断增大，无疑增大了整体走线方案的面积成本，通过增加线间距的方式来解决高速信号串扰的问题变得不现实。
[0005]提供一种优化PCB空间利用情况的走线方案，在解决信号串扰问题的同时尽可能缩减面积成本，是本领域技术人员需要解决的技术问题。

技术实现思路

[0006]本申请的目的是提供一种PCB走线设计方法、PCB走线设计加工方法、PCB、PCB走线设计装置、PCB走线设计设备及计算机可读存储介质，用于在解决信号串扰问题的同时尽可能缩减面积成本，优化PCB空间利用情况。
[0007]为解决上述技术问题，本申请提供一种PCB走线设计方法，包括：
[0008]获取初始PCB文件；
[0009]在所述初始PCB文件中确定设于PCB表层的串扰值超出串扰阈值的目标信号线的设计信息；
[0010]将所述目标信号线的设计信息更改为在所述PCB表层翻转设计，得到优化后的PCB文件。
[0011]可选的，将所述目标信号线在所述PCB表层翻转设计，具体包括：
[0012]在完成PCB内层基板与表层PP的压合后，按所述目标信号线的设计信息在另一基板上刻蚀表面铜箔；
[0013]将另一所述基板刻蚀后的铜箔面压合在所述表层PP表面后，去除另一所述基板的基板结构，以将所述目标信号线以翻转形式压合于所述表层PP表面。
[0014]可选的，在所述初始PCB文件中确定设于PCB表层的串扰值超出串扰阈值的目标信号线的设计信息，具体为：
[0015]通过对所述初始PCB文件中设于所述PCB表层的信号线进行仿真，以定位所述目标信号线并导出所述目标信号线的设计信息。
[0016]可选的，在所述初始PCB文件中确定设于PCB表层的串扰值超出串扰阈值的目标信号线的设计信息，具体包括：
[0017]根据所述初始PCB文件中设于所述PCB表层的走线设计信息和所述初始PCB文件的PCB板材参数，计算得到所述PCB表层的各信号线在工作时受到的串扰值；
[0018]根据所述各所述信号线对应的串扰值以及各所述信号线对应的所述串扰阈值，定位所述目标信号线，并导出所述目标信号线的设计信息。
[0019]可选的，还包括：
[0020]判断所述优化后的PCB文件是否存在串扰值超出串扰阈值的目标信号线；
[0021]如果是，则输出走线设计不合格的提示。
[0022]为解决上述技术问题，本申请还提供一种PCB走线设计加工方法，包括：
[0023]接收初始PCB文件；
[0024]若所述初始PCB文件中存在设于PCB表层的串扰值超出串扰阈值的目标信号线，则在完成对所述初始PCB文件中的内层加工后，将表层走线翻转压合于所述PCB表层。
[0025]可选的，所述在完成对所述初始PCB文件中的内层加工后，将表层走线翻转压合于所述PCB表层，具体包括：
[0026]在完成所述初始PCB文件中的PCB内层基板与表层PP的压合后，按所述目标信号线的设计信息在另一基板上刻蚀表面铜箔；
[0027]将另一所述基板刻蚀后的铜箔面压合在所述表层PP表面后，去除另一所述基板的基板结构，以将所述目标信号线以翻转形式压合于所述表层PP表面。
[0028]为解决上述技术问题，本申请还提供一种PCB，包括：刻蚀后的内层基板和表层PP，以及设于所述表层PP上的翻转制作的表层走线。
[0029]可选的，所述表层走线，具体通过在将所述刻蚀后的内层基板与所述表层PP压合后，在另一基板上刻蚀表面铜箔、并将另一所述基板的铜箔面压合在所述表层PP上后，去除另一所述基板的基板结构得到。
[0030]为解决上述技术问题，本申请还提供一种PCB走线设计装置，包括：
[0031]获取单元，用于获取初始PCB文件；
[0032]确定单元，用于在所述初始PCB文件中确定设于PCB表层的串扰值超出串扰阈值的目标信号线的设计信息；
[0033]优化单元，用于将所述目标信号线的设计信息更改为在所述PCB表层翻转设计，得到优化后的PCB文件。
[0034]为解决上述技术问题，本申请还提供一种PCB走线设计设备，包括：
[0035]存储器，用于存储计算机程序；
[0036]处理器，用于执行所述计算机程序，所述计算机程序被所述处理器执行时实现如上述任意一项所述PCB走线设计方法的步骤。
[0037]为解决上述技术问题，本申请还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述PCB走线设计方法的步骤。
[0038]本申请所提供的PCB走线设计方法，通过在初始PCB文件中存在设于PCB表层的串扰值超出串扰阈值的目标信号线时，将该目标信号线的设计信息更改为在PCB表层翻转设计，得到优化后的PCB文件。由于翻转前的PCB表层走线的横截面为长边压合于内层结构上，在PCB表层走线覆盖绿油后，PCB表层是凹凸不平的，而若将PCB表层走线进行翻转设计，使得PCB表层走线呈倒梯形压合于内层结构上，可以使绿油覆盖得更为平整，从而相较于未翻转前增大了覆盖绿油后的表层走线的介电常数值，进而提高了表层走线间的容性耦合，在PCB表层走线的远端利用容性耦合抵消了相反方向的感性耦合，减小了对PCB表层走线串扰中最大的远端串扰，从而可以将高速信号线设计于板卡表面而无需增加板卡叠层，优化了板卡走线空间，同时增加了系统设计合理性。
[0039]本申请还提供一种PCB走线设计加工方法、PCB、PCB走线设计装置、PCB走线设计设备及计算机可读存储介质，具有上述有益效果，在此不再赘述。
附图说明
[0040]为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCB走线设计方法，其特征在于，包括：获取初始PCB文件；在所述初始PCB文件中确定设于PCB表层的串扰值超出串扰阈值的目标信号线的设计信息；将所述目标信号线的设计信息更改为在所述PCB表层翻转设计，得到优化后的PCB文件。2.根据权利要求1所述的PCB走线设计方法，其特征在于，将所述目标信号线在所述PCB表层翻转设计，具体包括：在完成PCB内层基板与表层PP的压合后，按所述目标信号线的设计信息在另一基板上刻蚀表面铜箔；将另一所述基板刻蚀后的铜箔面压合在所述表层PP表面后，去除另一所述基板的基板结构，以将所述目标信号线以翻转形式压合于所述表层PP表面。3.根据权利要求1所述的PCB走线设计方法，其特征在于，在所述初始PCB文件中确定设于PCB表层的串扰值超出串扰阈值的目标信号线的设计信息，具体为：通过对所述初始PCB文件中设于所述PCB表层的信号线进行仿真，以定位所述目标信号线并导出所述目标信号线的设计信息。4.根据权利要求1所述的PCB走线设计方法，其特征在于，在所述初始PCB文件中确定设于PCB表层的串扰值超出串扰阈值的目标信号线的设计信息，具体包括：根据所述初始PCB文件中设于所述PCB表层的走线设计信息和所述初始PCB文件的PCB板材参数，计算得到所述PCB表层的各信号线在工作时受到的串扰值；根据所述各所述信号线对应的串扰值以及各所述信号线对应的所述串扰阈值，定位所述目标信号线，并导出所述目标信号线的设计信息。5.根据权利要求1所述的PCB走线设计方法，其特征在于，还包括：判断所述优化后的PCB文件是否存在串扰值超出串扰阈值的目标信号线；如果是，则输出走线设计不合格的提示。6.一种PCB走线设计加工方法，其特征在于，包括：接收初始PCB文件；若所述初始PCB文件中存...

【专利技术属性】
技术研发人员：李永翠，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：