一种基于开关动态切换的高性能LDO电路制造技术

本发明专利技术提供一种基于开关动态切换的高性能LDO电路，包括电压比较单元、反相器、开关组和负载管，电压比较单元的反相输入端外接有VREF端子，电压比较单元的正相输入端外接有电压输出端，电压输出端通过第一电容接地，电压比较单元的输出端与反相器电性连接，反相器的输出端与开关组相连，开关组与负载管电性连接，反相器的输出端输出控制信号控制开关组切换以使负载管导通或关断，从而实现电压输出端输出电压反馈回电压比较模块切换控制信号。本发明专利技术通过开关型LDO电路结构设计，电压比较开关切换，电路结构简单，无环路稳定性的影响，极大地减小了LDO电路的整体功耗。大地减小了LDO电路的整体功耗。大地减小了LDO电路的整体功耗。

【技术实现步骤摘要】
一种基于开关动态切换的高性能LDO电路


[0001]本专利技术涉及电路
，具体涉及一种基于开关动态切换的高性能LDO电路。

技术介绍

[0002]LDO主要由PMOS、运放、反馈电阻和基准参考电压构成。LDO主要工作过程是将输出电压通过分压电阻分压，分压电阻的电压与基准参考电压差值信号放大，通过运放输出来调节输出电压，这个过程电压输出存在不稳定的问题，传统的PMOS运放LDO通过环路反馈，稳定输出电压，需要考虑环路的稳定性问题。

技术实现思路

[0003]有鉴于此，本专利技术要解决的问题是提供一种基于开关动态切换的高性能LDO电路。
[0004]为解决上述技术问题，本专利技术采用的技术方案是：一种基于开关动态切换的高性能LDO电路，包括电压比较单元、反相器、开关组和负载管，所述电压比较单元的反相输入端外接有VREF端子，所述电压比较单元的正相输入端外接有电压输出端，所述电压输出端通过第一电容接地，所述电压比较单元的输出端与所述反相器电性连接，所述反相器的输出端与所述开关组相连，所述开关组与所述负载管电性连接，所述反相器的输出端输出控制信号控制开关组切换以使所述负载管导通或关断，从而实现电压输出端输出电压反馈回电压比较模块切换控制信号。
[0005]在本专利技术中，优选地，所述反相器的输出端包括低电平控制信号端子和高电平控制信号端子，所述开关组包括第一开关、第二开关、第三开关、第四开关和第五开关，所述第二开关和所述第三开关均与所述高电平控制信号端子相连，所述第一开关、第四开关和第五开关均与低电平控制信号端子相连。
[0006]在本专利技术中，优选地，所述负载管的漏极通过第二电容与所述电压比较单元的正相输入端相连，且所述负载管的漏极通过相互串接的第一电阻、第二电阻、第三电阻接地，所述负载管的栅极外接有场效应管的栅极，场效应管的漏极通过第二开关接地，所述场效应管的源极与所述负载管的源极相连，所述第三开关并接于所述第二电容和所述第一电阻之间，所述第一开关并接于所述负载管的源极与所述负载管的栅极之间，所述第四开关管并接于所述第二电容和第二电阻之间，所述负载管的漏极通过第五开关接地。
[0007]在本专利技术中，优选地，所述电压比较单元包括第一MOS管至第二十一MOS管，所述第一MOS管的源极与所述第二MOS管的源极相连且与第三MOS管的漏极相连，第一MOS管的栅极、第二MOS管的栅极分别与第五MOS管的漏极、第六MOS管的漏极相连，第三MOS管的栅极、第四MOS管的栅极、第七MOS管的栅极均与第十MOS管的漏极相连，第十MOS管的栅极外接ENN使能端子，第一MOS管的漏极、第二MOS管的漏极分别与第十二MOS管的漏极、第十三MOS管的漏极相连，第十二MOS管的栅极与第十三MOS管的漏极相连，第十三MOS管的栅极与第十二MOS管的漏极相连，第十一MOS管和第十四MOS管对称并接于第十二MOS管和第十三MOS管两侧。
[0008]在本专利技术中，优选地，第十二MOS管的漏极连有第十五MOS管的漏极以及第十七MOS管的栅极，第十三MOS管的漏极连有第十六MOS管的漏极以及第十八MOS管的栅极，第十五MOS管的栅极和第十六MOS管的栅极均外接有ENP使能端子，第十七MOS管的漏极连有第十九MOS管的漏极，第十八MOS管的漏极连有第二十MOS管的漏极且作为电压比较单元的输出端，第十九MOS管的栅极连有第二十MOS管的栅极以及第二十一MOS管的漏极，且第二十一MOS管的栅极外接有ENN使能端子。
[0009]在本专利技术中，优选地，第十MOS管的源极、第七MOS管的源极、第四MOS管的源极、第三MOS管的源极、第十九MOS管的源极、第二十MOS管的源极以及第二十一MOS管的源极外接有VSS端子。
[0010]在本专利技术中，优选地，第五MOS管的栅极、第六MOS管的栅极分别连有第九MOS管的漏极、第八MOS管的漏极，第八MOS管的栅极外接有VP端子，第九MOS管的栅极外接有VN端子，第八MOS管的源极、第九MOS管的源极均与第七MOS管的漏极相连，第八MOS管的漏极、第九MOS管的漏极、第五MOS管的漏极、第六MOS管的漏极分别通过第四电阻、第五电阻、第六电阻、第七电阻与第十一MOS管的源极相连。
[0011]在本专利技术中，优选地，第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十九MOS管、第二十MOS管和第二十一MOS管均设置为N型MOS管。
[0012]在本专利技术中，优选地，第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管均设置为P型MOS管。
[0013]本专利技术具有的优点和积极效果是：本专利技术能够提升抗输出攻击，通过将LDO的传统运放结构改进为电压比较单元与开关组之间相互配合的电路结构，提高整个LDO响应速度，从而在提高输出负载的瞬态响应同时提升输出抗攻击能力；此外，传统的PMOS运放LDO通过环路反馈，稳定输出电压，需要考虑环路的稳定性，而本专利技术通过开关型LDO结构设计，电压比较开关切换，电路结构简单，无环路稳定性的影响；本专利技术的电压比较单元与开关组相互配合结构简单，相比传统LDO电路结构，极大地减小了LDO电路的整体功耗。
附图说明
[0014]附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中：
[0015]图1是本专利技术的一种基于开关动态切换的高性能LDO电路的整体结构图；
[0016]图2是本专利技术的一种基于开关动态切换的高性能LDO电路的电压比较单元的电路原理图；
[0017]图3是图2中A结构的局部放大示意图；
[0018]图4是图2中B结构的局部放大示意图；
[0019]图中：PASS、负载管；CMP1、电压比较单元；VOUT、电压输出端；C1、第一电容；C2、第二电容；S1、低电平控制信号端子；S1N、高电平控制信号端子；SW1、第一开关；SW2、第二开关；SW3、第三开关；SW4、第四开关；SW5、第五开关；R1、第一电阻；R2、第二电阻；R3、第三电阻；M0、场效应管；M1、第一MOS管；M2、第二MOS管；M3、第三MOS管；M4、第四MOS管；M5、第五MOS管；M6、第六MOS管；M7、第七MOS管；M8、第八MOS管；
[0020]M9、第九MOS管；M10、第十MOS管；M11、第十一MOS管；M12、第十二MOS管；M13、第十三MOS管；M14、第十四MOS管；M15、第十五MOS管；M16、第十六MOS管；M17、第十七MOS管；M18、第十八MOS管；M19、第十九MOS管；M20、第二十MOS管；M21、第二十一MOS管。
具体实施方式
[0021]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于开关动态切换的高性能LDO电路，其特征在于，包括电压比较单元、反相器、开关组和负载管，所述电压比较单元的反相输入端外接有VREF端子，所述电压比较单元的正相输入端外接有电压输出端，所述电压输出端通过第一电容接地，所述电压比较单元的输出端与所述反相器电性连接，所述反相器的输出端与所述开关组相连，所述开关组与所述负载管电性连接，所述反相器的输出端输出控制信号控制开关组切换以使所述负载管导通或关断，从而实现电压输出端输出电压反馈回电压比较模块切换控制信号。2.根据权利要求1所述的一种基于开关动态切换的高性能LDO电路，其特征在于，所述反相器的输出端包括低电平控制信号端子和高电平控制信号端子，所述开关组包括第一开关、第二开关、第三开关、第四开关和第五开关，所述第二开关和所述第三开关均与所述高电平控制信号端子相连，所述第一开关、第四开关和第五开关均与低电平控制信号端子相连。3.根据权利要求2所述的一种基于开关动态切换的高性能LDO电路，其特征在于，所述负载管的漏极通过第二电容与所述电压比较单元的正相输入端相连，且所述负载管的漏极通过相互串接的第一电阻、第二电阻、第三电阻接地，所述负载管的栅极外接有场效应管的栅极，场效应管的漏极通过第二开关接地，所述场效应管的源极与所述负载管的源极相连，所述第三开关并接于所述第二电容和所述第一电阻之间，所述第一开关并接于所述负载管的源极与所述负载管的栅极之间，所述第四开关管并接于所述第二电容和第二电阻之间，所述负载管的漏极通过第五开关接地。4.根据权利要求1所述的一种基于开关动态切换的高性能LDO电路，其特征在于，所述电压比较单元包括第一MOS管至第二十一MOS管，所述第一MOS管的源极与第二MOS管的源极相连且与第三MOS管的漏极相连，第一MOS管的栅极、第二MOS管的栅极分别与第五MOS管的漏极、第六MOS管的漏极相连，第三MOS管的栅极、第四MOS管的栅极、第七MOS管的栅极均与第十MOS管的漏极相连，第十MOS管的栅极外接ENN使能端子，第一MOS管的漏极、第二MOS管的漏极分别与第十二MOS管的漏极、第十三MOS管的漏极相连，第十二MOS管的栅极与第十三MOS管的漏极相连，第十三MO...

【专利技术属性】
技术研发人员：唐祺，吴大军，崔梦茜，陶石，孙陈诚，卞九辉，
申请(专利权)人：睿思威半导体科技苏州有限公司，
类型：发明
国别省市：