【技术实现步骤摘要】
振荡器电路和电子装置
[0001]本专利技术涉及振荡器
，尤其涉及一种振荡器电路和电子装置。
技术介绍
[0002]晶体由于拥有卓越的时钟稳定性以及低时钟抖动等性能，通常用来作为倍频时钟或者频率合成的时钟源头。但是晶体的起振时间比较长，比如MHz级别的晶体的起振时间通常是毫秒量级，而KHz级别的晶体的起振时间通常是秒量级。这造成晶体无法在对起振时间具有较高要求的应用场景中使用。
[0003]因此，如何减少晶体的起振时间成为亟待解决的技术问题。
技术实现思路
[0004]本申请实施例涉及一种振荡器电路和电子装置，以部分或者全部解决上述技术问题。
[0005]根据本申请的一个方面，提供一种振荡器电路，包括：片上振荡器、负阻生成电路、控制电路，所述振荡器电路与晶体耦接；所述振荡器电路的起振阶段包括第一起振阶段和第二起振阶段，在所述第一起振阶段，所述控制电路控制所述片上振荡器向所述晶体提供振荡信号；在所述第二起振阶段，所述控制电路控制所述片上振荡器停止向所述晶体提供振荡信号，所述控制电路控制所述...
【技术保护点】
【技术特征摘要】
1.一种振荡器电路，包括：片上振荡器、负阻生成电路、控制电路，所述振荡器电路与晶体耦接；所述振荡器电路的起振阶段包括第一起振阶段和第二起振阶段，在所述第一起振阶段，所述控制电路控制所述片上振荡器向所述晶体提供振荡信号；在所述第二起振阶段，所述控制电路控制所述片上振荡器停止向所述晶体提供振荡信号，所述控制电路控制所述负阻生成电路向所述晶体提供抵消电阻，所述抵消电阻用于抵消所述晶体产生的等效电阻，所述抵消电阻的电阻值小于零；其中，在所述第一起振阶段，所述片上振荡器提供的振荡信号的频率从第一频率减小到第二频率，或者从所述第二频率增加到所述第一频率，所述第一频率大于所述晶体的谐振频率，所述第二频率小于所述晶体的谐振频率。2.根据权利要求1所述的振荡器电路，其特征在于，在所述第一起振阶段，所述控制电路控制所述负阻生成电路停止向所述晶体提供抵消电阻。3.根据权利要求2所述的振荡器电路，其特征在于，所述片上振荡器为环形振荡器，所述环形振荡器的输入信号为从高电压下降至低电压的斜坡信号时，所述环形振荡器输出的振荡信号的频率从所述第一频率减小至所述第二频率；所述环形振荡器的输入信号为从所述低电压上升至所述高电压的斜坡信号时，所述环形振荡器输出的振荡信号的频率从所述第二频率增大至所述第二频率。4.根据权利要求3所述的振荡器电路，其特征在于，所述环形振荡器包括：级联的第一反相器、第二反相器、第三反相器、电流源以及第四反相器、第五反相器，所述第一反相器包括：串联的第一PMOS晶体管和第一NMOS晶体管，所述第二反相器包括：串联的第二PMOS晶体管和第二NMOS晶体管，所述第三反相器包括：串联的第三PMOS晶体管和第三NMOS晶体管；所述电流源包括：第四NMOS晶体管、电阻、以及第五PMOS晶体管和第六PMOS晶体管，所述第四NMOS晶体管、所述第五PMOS晶体管以及所述电阻依次串联在电源端和地之间，所述第四NMOS晶体管接收所述从高电压下降至低电压的斜坡信号或者所述从低电压上升至高电压的斜坡信号，所述第四NMOS晶体管、所述第五PMOS晶体管以及所述电阻组成的路径上的电流为偏置电流，所述第五PMOS晶体管和所述第六PMOS晶体管组成电流镜，将所述偏置电流复制到所述级联的第一反相器、第二反相器、第三反相器；所述级联的第一反相器、第二反相器、第三反相器的输出经过所述第四反相器连接至所述晶体的第一端，所述级联的第一反相器、第二反相器、第三反相器的输出依次经过所述第四反相器、所述第五反相器连接至所述晶体的第二端。5.根据权利要求1所述的振荡器电路，其特征在于，所述振荡器电路还包括放大器，所述放大器的输入端连接所述晶体的第一端，所述放大器的输出端连接所述晶体的第二端，所述放大器为单晶体管放大器或者基于反相器的放大器。6.根据权利要求1至5中任一项所述的振荡器电路，其特征在于，所述第一频率是所述晶体的谐振频率的2倍，所述第二频率是所述晶体的谐振频率的一半。7.根据权利要求6所述的振荡器电路，其特征在于，所述第一起振阶段在所述第二起振阶段之前。8.根据权利要求7所述的振荡器电路，其特征在于，在所述第一起振阶段的起始点，所
述片上振荡器提供的振荡信号的频率开始从所述第一频率减小，直至所述片上振荡器提供的振荡信号的频率减小为所述第二频率时，所述第一起振阶段结束；或者，在所述第一起振阶段的起始点，所述片上振荡器提供的振荡信号的频率开始从所述第二频率增加...
【专利技术属性】
技术研发人员：陈雨田，易律凡，
申请(专利权)人：深圳市汇顶科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。