用于CMOS图像传感器的浅沟槽隔离(STI)结构制造技术

提供了一种浅沟槽隔离(STI)结构、一种在半导体基板中形成STI结构的方法以及一种CMOS图像传感器。STI结构是在具有前侧表面的半导体基板中形成的，具有在与前侧表面相同的平面内的第一宽度W和垂直于前侧表面的第一深度D，以在光电二极管区域和像素晶体管区域之间提供隔离。该方法包括在图像传感器的半导体基板中形成具有多边形截面的浅沟槽隔离(STI)结构，包括两步蚀刻工艺。第一步骤是干法等离子蚀刻，其将沟槽的一部分形成至第一深度。第二步骤是湿法蚀刻工艺，其完成至所期望的深度的沟槽蚀刻，并消除由干法蚀刻工艺造成的损伤。CMOS图像传感器包括半导体基板，半导体基板具有被具有多边形截面的STI结构分开的光电二极管区域和像素晶体管区域。管区域和像素晶体管区域。管区域和像素晶体管区域。

【技术实现步骤摘要】
用于CMOS图像传感器的浅沟槽隔离(STI)结构


[0001]本专利技术涉及一种浅沟槽隔离(STI)结构、一种在半导体基板中形成浅沟槽隔离(STI)结构的方法以及一种CMOS图像传感器。

技术介绍

[0002]使用互补金属氧化物半导体(CMOS)技术的晶片级制造已经能够使相机模块并入许多应用中，包括汽车、安全设备和移动设备。例如，图1描绘了对场景进行成像的相机190。相机190包括图像传感器100，图像传感器包括像素阵列154。在实施例中，像素阵列154是形成在诸如硅的半导体晶片基板中的各个像素的阵列。汽车应用中使用的类似相机包括，例如，倒车相机，以及前置相机和侧面相机。
[0003]在图像传感器中存在对更高分辨率的持续需求，优选地通过增加晶片上的像素数量同时将整个图像传感器保持在相同尺寸或者甚至更小来实现。图像传感器中的像素越多，由图像传感器捕获的图像的分辨率就越高。这可以通过减小像素尺寸以便可以将更多像素放置在晶片上或通过减小像素之间的空间来实现。
[0004]图像传感器中的每个像素包括若干器件，该器件包括例如光电二极管和多个晶体管。为了有效地运行，图像传感器中的器件必须彼此电隔离。然而，随着像素尺寸变小，器件隔离变得更加困难，特别是关于器件之间的电流泄漏。浅沟槽隔离(STI)是半导体加工技术，该技术在晶片基板中蚀刻沟槽并用介质填充它们以隔离像素和像素内的各个器件，然而，这种技术经常会导致陷阱辅助隧穿效应和暗电流增加，尤其是在诸如汽车应用中常见的高温环境中使用时。
[0005]图2A示出了形成在半导体基板中的图像传感器100的像素200的平面图。光电二极管202、转移晶体管204和浮动扩散节点206形成在基板的具有第一导电类型(例如N
‑
型)的光电二极管区域218中。复位晶体管208、源跟随晶体管210和行选择晶体管212形成在半导体基板的具有与第一导电型相反的第二导电类型(例如P
‑
型)的像素晶体管区域214中。光电二极管区域218中的光电二极管202和像素晶体管区域214中的晶体管将彼此电隔离。浅沟槽隔离(STI)结构216将光电二极管区域218与像素晶体管区域214隔离。图2B是通过等离子体蚀刻工艺在半导体基板220中形成的STI结构216的截面视图，例如，通过衬垫氧化物层(pad oxide layer)222和衬垫氮化物层(pad nitride layer)224进行蚀刻，形成沟槽隔离结构。等离子干法蚀刻经常会对在STI结构216的沟槽的侧壁和底部上留下的硅(Si)悬空键226的晶格造成损伤。为了清楚地说明，并非所有的Si悬空键226都在图2B中用附图标记进行标记。
[0006]STI结构216提供了稳健的隔离裕度而没有掺杂剂扩散引起的副作用。然而，沿沟槽侧壁或在二氧化硅和硅界面之间形成的悬空键226形成在成像操作期间俘获电子或空穴的陷阱位点，由此在各个像素的光电二极管202内部或附近产生电流，并且在没有入射光的情况下有助于在光电二极管202中产生暗电流或电流。
[0007]将光电二极管区域218与像素晶体管区域214隔离的另一种方法是使用注入隔离
(例如，P
‑
型隔离阱)代替STI结构216。图3描绘了图2A的像素，其中半导体基板220中的硼注入区块228代替STI结构216将光电二极管区域218与像素晶体管区域214分开。然而，使用硼离子注入来隔离像素中的器件也会产生问题。这些包括硼原子向半导体基板220的区块的高横向扩散，其中反掺杂光电二极管掺杂区域降低了在与硼离子注入区块相邻布置的光电二极管区块中的满阱容量(FWC)，降低了光电二极管灵敏度和相关联的像素的动态范围。它还降低了隔离分辨率，并通过突变p
‑
n结式晶体管(诸如硼至N+结的转变)导致高结泄漏。

技术实现思路

[0008]本专利技术提供了一种浅沟槽隔离(STI)结构、一种在半导体基板中形成浅沟槽隔离(STI)结构的方法以及一种CMOS图像传感器。
[0009]在第一方面，提供了一种浅沟槽隔离(STI)结构，所述STI结构是在具有前侧表面的半导体基板中形成的，所述STI结构具有在与所述前侧表面相同的平面内的第一宽度W和垂直于所述前侧表面的第一深度D，以在包括光电二极管的光电二极管区域和包括至少一个晶体管的像素晶体管区域之间提供隔离，所述STI结构包括：形成在所述前侧表面中的沟槽，使得所述沟槽向所述半导体基板中延伸到相对于所述前侧表面的所述第一深度D，所述沟槽包括倾斜壁和在所述光电二极管区域和所述像素晶体管区域之间的多边形截面，其中所述沟槽的宽度沿所述沟槽的深度从第一宽度W变化至在第二深度D1处大于所述第一宽度W的第二宽度W1，然后变化至在所述第一深度D处小于所述第一宽度W的第三宽度W2；其中所述第一深度D大于相对于所述前侧表面的所述第二深度D1；以及填充所述沟槽的介质材料。
[0010]在一些实施例中，一种浅沟槽隔离(STI)结构形成在具有前侧表面的半导体基板中以在光电二极管区域和像素晶体管区域之间提供隔离，该STI结构包括沟槽，该沟槽具有倾斜壁和多边形截面，其中沟槽的宽度沿沟槽的深度从第一宽度W变化至在第二深度D1处大于第一宽度W的第二宽度W1，然后变化至在第一深度D处小于第一宽度W的第三宽度W2；其中第一深度D大于相对于前侧表面的第二深度D1；以及填充沟槽的介质材料。
[0011]在一些实施例中，所述第一深度D约为120至150nm。
[0012]在一些实施例中，所述第二深度D1约为10至60nm。
[0013]在一些实施例中，在所述光电二极管区域和所述像素晶体管区域之间的所述沟槽的所述多边形截面为菱形的。
[0014]在一些实施例中，所述沟槽具有平行于光电二极管区域的长度方向延伸的多边形截面。
[0015]在一些实施例中，所述STI结构还包括在所述半导体基板中围绕所述STI结构的硼掺杂区域。
[0016]在第二方面，提供了一种在半导体基板中形成浅沟槽隔离(STI)结构的方法，所述半导体基板具有前侧表面和从所述前侧表面延伸的第一深度D，所述STI结构形成在光电二极管区域和像素晶体管区域之间，限定在所述半导体基板中，所述方法包括：将沟槽干法蚀刻至所述半导体基板中相对于所述前侧表面的第二深度D1，所述沟槽在所述半导体基板的所述前侧表面处具有第一宽度W；通过所述沟槽进行湿法蚀刻以具有倾斜壁和在所述光电二极管区域和所述像素晶体管区域之间的多边形截面，所述沟槽的所述多边形截面包括在所述前侧表面处的所述第一宽度W、在所述第二深度D1处的第二宽度W1和在所述第一深度D
处的第三宽度W2，其中W1>W>W2并且其中D>D1；以及用介质材料填充经蚀刻的所述沟槽。
[0017]在一些实施例中，一种在图像传感器的半导体基板中形成具有多边形截面的浅沟槽隔离(STI)结构的方法包括两步蚀刻工艺。第一步骤是形成一部分沟槽的干法等离子蚀刻。第二步骤是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种浅沟槽隔离(STI)结构，所述STI结构是在具有前侧表面的半导体基板中形成的，所述STI结构具有在与所述前侧表面相同的平面内的第一宽度W和垂直于所述前侧表面的第一深度D，以在包括光电二极管的光电二极管区域和包括至少一个晶体管的像素晶体管区域之间提供隔离，所述STI结构包括：形成在所述前侧表面中的沟槽，使得所述沟槽向所述半导体基板中延伸到相对于所述前侧表面的所述第一深度D，所述沟槽包括倾斜壁和在所述光电二极管区域和所述像素晶体管区域之间的多边形截面，其中所述沟槽的宽度沿所述沟槽的深度从第一宽度W变化至在第二深度D1处大于所述第一宽度W的第二宽度W1，然后变化至在所述第一深度D处小于所述第一宽度W的第三宽度W2；其中所述第一深度D大于相对于所述前侧表面的所述第二深度D1；以及填充所述沟槽的介质材料。2.根据权利要求1所述的STI结构，其中所述第一深度D约为120至150nm。3.根据权利要求1所述的STI结构，其中所述第二深度D1约为10至60nm。4.根据权利要求1所述的STI结构，其中在所述光电二极管区域和所述像素晶体管区域之间的所述沟槽的所述多边形截面为菱形的。5.根据权利要求1所述的STI结构，其中所述沟槽具有平行于光电二极管区域的长度方向延伸的多边形截面。6.根据权利要求1所述的STI结构，还包括在所述半导体基板中围绕所述STI结构的硼掺杂区域。7.一种在半导体基板中形成浅沟槽隔离(STI)结构的方法，所述半导体基板具有前侧表面和从所述前侧表面延伸的第一深度D，所述STI结构形成在光电二极管区域和像素晶体管区域之间，限定在所述半导体基板中，所述方法包括：将沟槽干法蚀刻至所述半导体基板中相对于所述前侧表面的第二深度D1，所述沟槽在所述半导体基板的所述前侧表面处具有第一宽度W；通过所述沟槽进行湿法蚀刻以具有倾斜壁和在所述光电二极管区域和所述像素晶体管区域之间的多边形截面，所述沟槽的所述多边形截面包括在所述前侧表面处的所述第一宽度W、在所述第二深度D1处的第二宽度W1和在所述第一深度D处的第三宽度W2，其中W1>W>W2并且其中D>D1；以及用介质材料填充经蚀刻的所述沟槽。8.根据权利要求7所述的方法，其中干法蚀刻还包括：在所述半导体基板上形成氧化物层；在所述半导体基板上形成氮化物层；在所述氮化物层上沉积光刻胶层，所述光刻胶层利用光刻工艺图案化以具有待蚀刻的所述沟槽；以及通过所述氮化物层和所述氧化物层将所述沟槽向所述半导体基板中干法蚀刻至所述第二深度D1。9.根据权利要求7所述的方法，其中湿法蚀刻还包括使用KOH/IPA(氢氧化钾/异丙醇)进行一段时间的湿法蚀刻，直至所述沟槽达到所述第一深度D。10.根据权利要求7所述的方法，其中所述介质材料是氧化物材料。
11.根据权利要求7所述的方法，其中通过所述沟槽进行湿法蚀刻包括通过所述沟槽进行蚀刻以具有倾斜壁和在所述光电二极管区域和所述像素晶体管区域之间的菱形的多边形截面。12.根据权利要求7所述的方法，还包括在所述半导体基板中在围绕所述沟槽的区块中形成掺杂区域，其中形成所述掺杂区域包括在所述沟槽的...

【专利技术属性】
技术研发人员：文成烈，姜熙秀，张祥，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：