一种半导体终端结构及其制备方法技术

技术编号:35493130 阅读:30 留言:0更新日期:2022-11-05 16:50
本发明专利技术提供一种半导体终端结构及其制备方法,该半导体终端结构的制备方法包括以下步骤:提供一包括衬底、外延层及沟槽结构的半导体结构,沟槽结构包括沟槽、介电层及屏蔽栅层,刻蚀介电层至沟槽的预设深度以得到栅极沟槽,对形成栅极沟槽后的半导体结构进行声波清洗,且进行批量清洗前进行预清洗;于栅极沟槽的内壁及底面形成栅介质层;于栅极沟槽中形成填充栅极沟槽的栅导电层;于外延层的上方形成层间介质层,形成贯穿层间介质层接触孔,层间介质层覆盖栅导电层的上表面。本发明专利技术通过在形成栅极沟槽之后,形成栅介质层之前的清洗过程中,于批量清洗之前进行预清洗,根据清洗效果,选择合适的声波清洗功率值,降低了屏蔽栅层的断裂比例。裂比例。裂比例。

【技术实现步骤摘要】
一种半导体终端结构及其制备方法


[0001]本专利技术属于半导体集成电路制造领域,涉及一种半导体终端结构及其制备方法。

技术介绍

[0002]随着屏蔽栅沟槽型场效应管(SGT)的元胞单元尺寸的缩小,SGT结构中的屏蔽栅层(source poly)的宽度也相应地缩小,小尺寸的屏蔽栅层的结构强度急剧降低,导致在后续的工艺过程中极易发生断裂从而影响产品良率。
[0003]目前,产品在晶圆测试(Chip Probing,简称CP)的时候发现栅源漏电流(IGSS)随机性失效,通过失效分析(Failure Analysis,简称FA),发现是终端区域填充屏蔽栅接触孔(source poly contact)的导电插塞与栅导电层(Gate Poly)连接导致栅源短路,即连接屏蔽栅层的导电插塞连接栅导电层,导致源极和栅极短接,从而栅源短路。由于在栅介质层和栅导电层炉管前的晶圆清洗时,因为冲水或者兆声波冲击导致屏蔽栅层断裂,使屏蔽栅层的上表面低于外延层的上表面,如图1、图2及图3所示,分别为声波清洗后屏蔽栅层断裂的剖面结构示意图、屏蔽栅层断裂后形成栅导电层的剖面结构示意图及屏蔽栅层断裂后形成接触孔的剖面结构示意图,包括半导体结构01、衬底011、外延层012、沟槽结构013、沟槽0131、介电层0132、屏蔽栅层0133、栅极沟槽0134、栅介质层014、栅导电层015、层间介质层02及接触孔021。由于屏蔽栅层的上表面低于外延层,导致沉积在屏蔽栅层上方的栅导电层在刻蚀的时候无法完全刻蚀干净,从而出现残留,导致栅导电层跟终端区的填充屏蔽栅接触孔的导电插塞连接,致使栅源漏电流随机性失效。
[0004]因此,急需寻找一种改善屏蔽栅层断裂比例的半导体终端结构的制备方法。

技术实现思路

[0005]鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种半导体终端结构及其制备方法,用于解决现有技术中形成栅极沟槽之后的清洗导致屏蔽栅层断裂严重的问题。
[0006]为实现上述目的及其他相关目的,本专利技术提供了一种半导体终端结构的制备方法,包括以下步骤:
[0007]提供一半导体结构,所述半导体结构包括衬底、外延层及沟槽结构,所述沟槽结构包括沟槽、介电层及屏蔽栅层,所述沟槽嵌于所述外延层的上表层,所述介电层位于所述沟槽的内壁及底面,所述屏蔽栅层位于所述沟槽中,所述介电层包裹所述屏蔽栅层的侧壁及底面;
[0008]刻蚀所述介电层至所述沟槽的预设深度以得到栅极沟槽;
[0009]对形成所述栅极沟槽后的所述半导体结构进行声波清洗,且对所述半导体结构进行批量清洗前,对预设数量的所述半导体结构进行预清洗,以确定进行批量所述声波清洗的功率值;
[0010]于所述栅极沟槽的内壁及底面形成栅介质层,于所述栅极沟槽中形成填充所述栅极沟槽的栅导电层,所述栅介质层覆盖所述屏蔽栅层的显露表面,所述栅导电层的上表面
低于所述外延层上表面;
[0011]于所述外延层的上方形成层间介质层,形成贯穿所述层间介质层且底部显露出所述屏蔽栅层的接触孔,所述层间介质层覆盖所述栅导电层的上表面。
[0012]可选地,所述声波清洗包括超声声波清洗及兆声声波清洗中的一种。
[0013]可选地,所述声波清洗的功率值范围为0W~1200W。
[0014]可选地,不同尺寸的所述半导体结构进行所述声波清洗的功率值不同。
[0015]可选地,所述预清洗包括多次设置不同的所述声波清洗的功率值并对清洗后的所述半导体结构进行良率改善扫描的步骤。
[0016]可选地,根据所述良率改善扫描结果选择进行批量清洗的所述声波清洗的功率值。
[0017]可选地,所述栅介质层还覆盖所述外延层的上表面。
[0018]可选地,所述栅导电层的上表面低于所述屏蔽栅层的上表面。
[0019]可选地,所述接触孔的底部延伸至所屏蔽栅层中。
[0020]本专利技术还提供了一种半导体终端结构,采用上述所述的半导体终端结构的制备方法制备得到。
[0021]如上所述,本专利技术的半导体终端结构及其制备方法通过在刻蚀所述介电层得到所述栅极沟槽之后,形成所述栅导电层之前,采用所述声波清洗的方法对形成所述栅极沟槽后的半导体结构进行清洗,在批量清洗之前对所述半导体结构进行所述预清洗,根据每批次的器件的尺寸及材质多次调整所述声波清洗的功率值,并在调整功率值之后清洗预设数量的所述半导体结构,综合考虑清洗后的所述半导体结构上的杂质粒子数量及所述屏蔽栅层的断裂比例的曲线走势,在保证所述半导体结构进行声波清洗后达到清洗标准,同时降低所述屏蔽栅层的断裂比例的情况下,选择合适的所述声波清洗的功率值进行批量清洗,以保证所述声波清洗的效果,降低所述声波清洗过程中所述屏蔽栅层的断裂比例,提升器件的良率,降低生产损耗及生产成本。此外,采用合适的所述声波清洗的功率值进行批量的声波清洗后,所述屏蔽栅层的断裂比例降低5%,且每个时段的所述屏蔽栅层的断裂比例波动相对较小,具有高度产业利用价值。
附图说明
[0022]图1显示为声波清洗后屏蔽栅层断裂的剖面结构示意图。
[0023]图2显示为屏蔽栅层断裂后形成栅导电层的剖面结构示意图。
[0024]图3显示为屏蔽栅层断裂后形成接触孔的剖面结构示意图。
[0025]图4显示为本专利技术的半导体终端结构的制备方法的工艺流程图。
[0026]图5显示为本专利技术的半导体终端结构的制备方法的半导体结构的剖面结构示意图。
[0027]图6显示为本专利技术的半导体终端结构的制备方法的声波清洗后的半导体结构的剖面结构示意图。
[0028]图7显示为本专利技术的半导体终端结构的制备方法的形成栅导电层后的剖面结构示意图。
[0029]图8显示为本专利技术的半导体终端结构的制备方法的形成接触孔后的剖面结构示意
图。
[0030]图9显示为半导体终端结构的制备方法与本专利技术的半导体终端结构的制备方法的屏蔽栅断裂率的统计结果图。
[0031]元件标号说明
[0032]01
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体结构
[0033]011
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底
[0034]012
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
外延层
[0035]013
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
沟槽结构
[0036]0131
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
沟槽
[0037]0132
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介电层
[0038]0133
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
屏蔽栅层
[0039]0134
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极沟槽
[0040]014
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅介质层
[0041]015...

【技术保护点】

【技术特征摘要】
1.一种半导体终端结构的制备方法,其特征在于,包括以下步骤:提供一半导体结构,所述半导体结构包括衬底、外延层及沟槽结构,所述沟槽结构包括沟槽、介电层及屏蔽栅层,所述沟槽嵌于所述外延层的上表层,所述介电层位于所述沟槽的内壁及底面,所述屏蔽栅层位于所述沟槽中,所述介电层包裹所述屏蔽栅层的侧壁及底面;刻蚀所述介电层至所述沟槽的预设深度以得到栅极沟槽;对形成所述栅极沟槽后的所述半导体结构进行声波清洗,且对所述半导体结构进行批量清洗前,对预设数量的所述半导体结构进行预清洗,以确定进行批量所述声波清洗的功率值;于所述栅极沟槽的内壁及底面形成栅介质层,于所述栅极沟槽中形成填充所述栅极沟槽的栅导电层,所述栅介质层覆盖所述屏蔽栅层的显露表面,所述栅导电层的上表面低于所述外延层上表面;于所述外延层的上方形成层间介质层,形成贯穿所述层间介质层且底部显露出所述屏蔽栅层的接触孔,所述层间介质层覆盖所述栅导电层的上表面。2.根据权利要求1所述的半导体终端结构的制备方法,其特征在于:所述声波清洗包括超声声波清洗及兆声声波清洗中的一种。3.根据权利要...

【专利技术属性】
技术研发人员:颜毅林刘龙平顾官官
申请(专利权)人:上海积塔半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1